第5章 中央处理器及控制器3_第1页
第5章 中央处理器及控制器3_第2页
第5章 中央处理器及控制器3_第3页
第5章 中央处理器及控制器3_第4页
第5章 中央处理器及控制器3_第5页
已阅读5页，还剩17页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

15.3

数据通路的功能和基本结构5.3.1

单总线结构5.3.2

双总线结构2

5.3.1单总线结构

数据通路结构直接影响着CPU内各种信息的传输路径数据通路不同，指令执行过程的微操作序列的安排也不同直接影响着微操作信号形成部件的设计问题35.3.1单总线结构

典型的单总线结构计算机框图

1）CPU内部采用单总线IBUS将寄存器和算术逻辑运算部件连接起来。2）CPU、主存和I/O设备也通过一组单总线连接起来。ABus（AddressBus）地址总线DBus（DataBus）数据总线CBus（ControlBus）控制总线45.3.1单总线结构

ADD(R1),R0功能：((R1))+(R0)→R055.3.1单总线结构

ADD(R1),R0功能：((R1))+(R0)→R0思考题写出指令STO

R1，（R2）的指令流程。75.3.2双总线结构

CPU内各寄存器与ALU通过两条总线：B总线（接收总线）和F总线（发送总线）连接起来。8ADD(R1),R0功能：((R1))+(R0)→R09ADD(R1),R0功能：((R1))+(R0)→R010ADD(R1),R0功能：((R1))+(R0)→R011ADD(R1),R0功能：((R1))+(R0)→R012ADD(R1),R0功能：((R1))+(R0)→R013ADD(R1),R0功能：((R1))+(R0)→R0思考题写出指令STO

R1，（R2）的指令流程。补充作业针对图5－9和图5－10，写出下列指令的执行部分的指令操作流程以及控制信号序列(包括取指周期和执行周期)。(1)LAD（R3），R0

功能：((R3))->R0(2)ADDR0,R1

功能：(R0)+(R1)->R1165.4

控制器控制方式与时序系统5.4.1

控制器控制方式5.4.2

时序系统175.4.1控制器控制方式控制器的控制方式：控制不同操作序列时序信号的方法(1)同步控制

一定的指令在执行时所需的机器周期数和时钟周期数都是固定不变的。(2)异步控制

没有固定的CPU周期数或严格的时钟周期。(3)联合控制185.4.2时序系统

CPU中的“作息时间”－－时序信号保证计算机能够准确、迅速、有条不紊的工作时序信号一般采用机器周期-节拍-时钟周期三级体制19机器周期-节拍-时钟周期205.4.2时序系统

微型机中常用的时钟周期时序系统思考题10-12．下列选项中，能缩短程序执行时间的措施是（）I．提高CPU时钟频率II．优化数据通路结构III．对程序进行编译优化

A．仅I和II

B．仅I和III

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论