第9章-信号完整性分析

2023/2/5清华大学出版社Page1第9章信号完整性分析信号完整性概述9.1信号完整性分析注意事项9.2添加信号完整性模型9.3实例讲解9.59.1信号完整性概述9.1.1信号完整性的概念9.1.2信号完整性的主要表现9.1.3常见信号完整性问题及其解决方案9.1.4信号完整性分析器2023/2/5清华大学出版社Page22023/2/5清华大学出版社Page39.1.1信号完整性的概念

信号完整性（SignalIntegrity，简称SI）主要是指信号在信号线上传输的质量，是指信号在电路中能够以正确的时序和电压数值做出响应的能力。当信号能以要求的时序、持续时间和电压幅度到达接受芯片的引脚时，就称之为良好的信号完整性；反之，当信号不能做出正确的响应或信号质量不能保证系统长期稳定地工作时，就称之为差的信号完整性。9.1.2信号完整性的主要表现信号完整性主要表现：反射：如果信号在传输过程中感受到阻抗的变化时，就会产生反射。振铃：当信号在驱动端和负载之间产生多次负反射时，就会产生振铃。地弹：芯片内部地电平相对于电路板地电平的变化现象。窜扰：由同一PCB板上的两条信号线与地平面引起的，故也称为三线系统。延迟2023/2/5清华大学出版社Page4差的信号完整性并不是某一单一因素造成的，而是由板级设计中多种因素共同作用引起的。大致可以归结为以下几个方面：系统和器件频率的上升；一般认为，当系统和器件频率大于等于50MHz时，信号完整性问题就会越来越突出。元器件和PCB的参数；元器件在PCB上的布局；高速信号的布线。2023/2/5清华大学出版社Page52023/2/5清华大学出版社Page69.1.3常见信号完整性问题及其解决方案问题可能原因解决方法变更的解决方法过大的上冲终端阻抗不匹配终端短接使用上升时间缓慢的驱动源直流电压电平不好线上负载过大交流负载替换直流负载使用能够提供更大的驱动电流的驱动源过大的窜扰线间耦合过大使用上升时间缓慢的主动驱动电源在被动接收端端接，重新布线或检查地平线传输时间过长传输线距离过长，没有开关动作替换或重新布线，检查串行端接使用阻抗匹配的驱动源，变更布线策略表9-1信号完整性问题及解决方案9.1.4信号完整性分析器2023/2/5清华大学出版社Page7ProtelDXP包含了一个高级信号完整性分析器，它能够对已经步好的PCB进行精确地模拟分析。而测试网络阻抗、降沿信号、升沿信号、信号斜率等设置与PCB的设计规则一样。如果PCB上任何—个设计要求有问题，该分析器都可以对PCB进行反射或者窜扰分析，以确定问题所在，因而实现了在制作PCB前，以最小的代价解决高速、高频电路设计带来的EMC／EMI(电磁兼容／电磁干扰)等问题。ProtelDXP允许用户在原理图或PCB编辑器中实现布局前或布局后的信号完整性分析，并且在图形界面下给出反射和串扰的波形分析结果。2023/2/5清华大学出版社Page8为了更好地进行信号完整性分析，设计者在电路板系统设计过程中，应当特别注意以下几点：

将对噪声敏感的元器件进行物理隔离；尽量使线路阻抗匹配以及对信号进行反射控制；采用独立的电源及地电平层；PCB布线避免走直角；同一组信号线尽量保持在走线上等长；在高速电路设计中，相邻的两条信号线的间距应符合3W规则，即间距为信号线宽度W的三倍；选择容值足够大、阻抗低的旁路电容，对电源进行退耦处理；将PCB板中的元器件进行合理布局。9.2信号完整性分析注意事项为了得到精确的分析结果，在进行信号完整性分析前，需要注意以下几点:设计文件集成电路电源网络设定激励源层堆栈设置正确每个元器件的信号完整性模型必须正确。2023/2/5清华大学出版社Page99.3添加信号完整性模型ProtelDXP提供了两种添加信号完整性模型的方法：通过【ModelAssignments】（模型配置）对话框进行添加，该方法是向设计中添加信号完整性模型最简单的方法；手动方式进行添加，该方法利用【元件属性】对话框来完成信号完整性模型的添加。2023/2/5清华大学出版社Page10【实例9-1】利用【ModelAssignments】（模型配置）对话框添加信号完整性模型。

本实例要求对“C:\ProgramFilesAltium2004\Examples\ReferenceDesign\4PortSerialInterface\4PortSerialInterface.PPJPCB”添加信号完整性模型。9.4信号完整性分析设定2023/2/5清华大学出版社Page11在进行信号完整性分析之前，需要设定相关的信号完整性规则。ProtelDXP主要包含了13条信号完整性分析规则，用于在检测PCB设计中一些潜在的信号完整性问题。信号完整性规则的设置可以在PCB编辑环境或者原理图编辑环境中完成。9.4.1信号完整性规则设置9.4.2信号完整性分析设定9.4.1信号完整性规则设置2023/2/5清华大学出版社Page12在PCB编辑环境下进行信号完整性规则的设置在PCB编辑环境下，执行菜单命令【设计】／【规则】，弹出【PCB规则和约束编辑器】对话框，并从该对话框中打开【SignalIntergity】选项，如图9-13所示。在该【SignalIntergity】选项中用户可以选择设置信号完整分析所需要的规则。图9-13【PCB规则和约束编辑器】对话框2023/2/5清华大学出版社Page13

在系统默认状态下，信号完整性分析规则没有定义。当需要进行信号完整性分析时，可以将光标移到【SignalIntergity】选项中的某一项上，单击鼠标右键，弹出快捷菜单，如图9-14所示，选中【新建规则】命令，即可建立一个新的分析规则。然后双击建立的分析规则，即可进入规则设计对话框。图9-14快捷菜单13条信号完整性分析规则：1．SignalStimulus（激励信号）激励信号是在信号完整性分析中使用的激励信号的特性。2．Overshoot-FallingEdge（信号超调的下降边沿）信号超调的下降边沿用于定义信号下降沿允许的最大超调值。3．Overshoot-RisingEdge（信号超调的上升边沿）信号超调的上升边沿用于定义信号上升沿允许的最大超调值。4．Undershoot-FallingEdge（信号下冲的下降沿）信号下冲的下降沿用于定义信号下冲的最大下降值。5．Undershoot-RisingEdge（信号下冲的上升沿）信号下冲的上升沿用于定义信号下冲的最大上升值。2023/2/5清华大学出版社Page146．Impedance（最大／最小阻抗）最大/最小阻抗用于定义所允许电阻的最大和最小值。7.SignalTopValue（高电平信号的最小电压值）高电平信号的最小电压值用于定义信号在高电平状态所允许的最小电压值。8．SignalBasicValue（基值电压的最大值）基值电压的最大值用于定义信号在低电平状态所允许的最大电压值。9．FlightTime-RisingEdge（上升沿的最大延迟时间）上升沿的最大延迟时间用于定义信号上升沿的最大允许延迟时间。2023/2/5清华大学出版社Page1510.FlightTime-FallingEdge（下降沿的最大延迟时间）下降沿的最大延迟时间用于定义信号下降沿的最大允许延迟时间。11.Slope-RisingEdge（上升沿斜率）上升沿斜率用于定义上升沿从阈值电压VT到高电平VIH的最大延迟时间。12.Slope-FallingEdge（下降沿斜率）下降沿斜率用于定义下降沿从阈值电压VT到低电平VIL的最大延迟时间。13.SupplyNets（电源网络的电压值）电源网络的电压值用于定义PCB板上的供电网络标号。2023/2/5清华大学出版社Page16在原理图编辑环境下进行信号完整性规则的设置2023/2/5清华大学出版社Page17【实例9-3】信号完整性规则——供电网络的设置本例还是以“C：\ProgramFiles＼Altium2004\Example\ReferenceDesigns＼4PortSerialInterface＼4PortSerialInterface.PRJPCB”为例，要求在原理图编辑状态下，设置信号完整性规则中供电网络的设置。9.4.2信号完整性分析设定2023/2/5清华大学出版社Page18在9.3节【实例9-1】中曾经提到，在PCB编辑状态下，执行菜单命令【工具】／【信号完整性】时，如果有元器件没有定义信号完整性分析模型的话，则会弹出【Errorsorwarningsfound】（发现错误或警告）对话框，如图9-4所示。当没有错误或警告存在时，或者单击【Errororwarningsfound】对话框的按钮，系统会弹出【信号完整性设定选项】对话框，如图9-39所示。2023/2/5清华大学出版社Page19图9-39【信号完整性设定选项】对话框在该对话框中，用户可以设置【导线阻抗】和【AverageTrackLength】（平均线长度）等参数。2023/2/5清华大学出版社Page20设置完成后，单击

按钮，系统弹出【信号完整性】对话框，如图9-40所示。使用【信号完整性】对话框，用户就可以对所设计的PCB进行仿真。图9-40【信号完整性】对话框9.5实例讲解2023/2/5清华大学出版社Page21【实例9-4】信号完整性分析实例本例中，仍以PCB项目文件“C：\ProgramFiles＼Altium2004\Example\ReferenceDesigns＼4PortSerialInterface\4PortSerialInterface.PRJPCB”为例进行信号的完整性分析。2