第九章时序逻辑电路0604

第9章触发器和时序逻辑电路9.1时序逻辑电路简介9.2双稳态触发器9.3寄存器9.4计数器9.5时序逻辑电路的分析9.6555定时器及其应用本章要求1.掌握R－S、J－K、D

触发器的逻辑功能及不同结构触发器的动作特点。2.掌握寄存器、移位寄存器、二进制计数器、十进制计数器的逻辑功能，会分析时序逻辑电路。3.学会使用本章所介绍的各种集成电路。(74ls90)4.了解集成定时器及由它组成的单稳态触发器和多谐振荡器的工作原理。第9章触发器和时序逻辑电路电路的输出状态不仅取决于当时的输入信号，且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。记忆元件是时序逻辑的主要部分，而记忆元件都是由触发器担任的。时序逻辑电路的特点：

9.1

时序逻辑电路简介⑴研究内容：

触发器、寄存器、计数器⑵按照电路工作方式时序逻辑电路分为：·同步时序逻辑电路(简称同步时序电路)电路中有统一的定时信号，存储电路由带有时钟控制端的触发器组成，各触发器的时钟端均与统一的时钟脉冲信号相连接，电路状态在时钟脉冲控制下发生转换。（为使同步时序逻辑电路能稳定、可靠工作，对时钟脉冲的宽度和频率有一定要求，即脉冲的宽度必须保证触发器可靠翻转，而脉冲的频率则必须保证前一个脉冲引起的电路响应完全结束后，后一个脉冲才能到来。否则，电路状态的变化将发生混乱）·异步时序逻辑电路(简称异步时序电路)存储电路可由触发器或延时元件组成，电路中没有统一的时钟信号同步，电路输入信号的变化将直接导致电路状态的变化。清零D10111QQ3Q1Q2RD101111QJKF0Q1QJKF2QJKF1QJKF3QQQ5移位脉冲7860000单向移位寄存器（同步时序逻辑电路）清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2CP计数脉冲三位异步二进制加法计数器（异步时序逻辑电路）触发器能够记忆一位二值量信息的基本逻辑单元电路称作（双稳态）触发器；触发器的触发方式是指时钟CP在什么时刻可以使触发器的状态发生变化。一般分为电平触发和边沿触发；电平触发有高电平触发和低电平触发两种；边沿触发有上升沿触发和下降沿触发两种。●识别触发器触发方式在触发器逻辑符号图的CP端有不同标记逻辑符号QQSR

CSDRDC下降沿触发翻转逻辑符号

CQJKSDRDQDCQQRDSDC上升沿触发翻转高电平触发9.2

双稳态触发器二、主从J－K触发器三、维持阻塞D

触发器四、触发器逻辑功能转换一、R－S

触发器双稳态触发器，它是构成时序电路的基本逻辑单元。双稳态触发器特点：1、有两个稳定状态“0”态和“1”态；2、能根据输入信号将触发器置成“0”或“1”态；3、输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。双稳态触发器：是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。触发器包含三种不同功能的输入端1.直接置位SD、复位端RD；小圆圈表示触发信号时低电平有效；2.时钟脉冲输入端C，用来控制触发器触发翻转（或状态更新）；3.数据输入端：触发器状态更新的依据。DCQQRDSD在逻辑符号输入端加的小圆圈表示低电平或负脉冲有效，即仅当低电平或负脉冲作用于输入端时，触发器状态才能发生变化(常称为翻转)，称这种情况为低电平或负脉冲触发。

一、R－S

触发器两互补输出端1.基本R－S触发器两输入端&QQ.G1&.G2SDRD正常情况下，两输出端的状态保持相反。通常以Q端的逻辑电平表示触发器的状态，即Q=1，Q=0时，称为“1”态；反之为“0”态。反馈线RD(ResetDirect)-直接置“0”端(复位端)SD(SetDirect)-直接置“1”端(置位端)触发器输出与输入的逻辑关系1001设触发器原态为“1”态。翻转为“0”态(1)SD=1，RD=01010QQ.G1&.&G2SDRDQQSDRD设原态为“0”态1001110触发器保持“0”态不变复位0

结论:不论触发器原来为何种状态，当SD=1，

RD=0时，

将使触发器置“0”或称为复位。QQ.G1&.&G2SDRD01设原态为“0”态011100翻转为“1”态(2)SD=0，RD=1QQ.G1&.&G2SDRD设原态为“1”态0110001触发器保持“1”态不变置位1

结论:不论触发器原来为何种状态，当SD=0，

RD=1时，

将使触发器置“1”或称为置位。QQ.G1&.&G2SDRD11设原态为“0”态010011保持为“0”态(3)SD=1，RD=1QQ.G1&.&G2SDRD设原态为“1”态1110001触发器保持“1”态不变1

当SD=1，

RD=1时，触发器保持原来的状态，

即触发器具有保持、记忆功能。QQ.G1&.&G2SDRD110011111110若G1先翻转，则触发器为“0”态“1”态(4)SD=0，RD=0

当信号SD=RD

=0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。QQ.G1&.&G2SDRD10若先翻转基本R－S

触发器状态表逻辑符号QQSDRDSDRDQ100置0011置111不变保持00同时变1后不确定功能低电平有效RD(ResetDirect)-直接置“0”端(复位端)SD(SetDirect)-直接置“1”端(置位端)设初态为“0”2.可控RS

触发器基本R-S触发器导引电路&G4SR&G3C.&G1&G2.SDRDQQ时钟脉冲5输入：S，R，SD，RD，C；2输出：Q，Q当C=0时011

R，S

输入状态不起作用。

触发器状态不变11.&G1&G2.SDRDQQ&G4SR&G3CSD，RD用于预置触发器的初始状态，工作过程中应处于高电平，对电路工作状态无影响。被封锁被封锁当C=1时1打开触发器状态由R，S

输入状态决定。11打开触发器的翻转时刻受C控制（C高电平时翻转），而触发器的状态由R，S的状态决定。.&G1&G2.SDRDQQ&G4SR&G3C当C=1时1打开(1)S=0,R=00011触发器保持原态触发器状态由R，S

输入状态决定。11打开.&G1&G2.SDRDQQ&G4SR&G3C1101010(2)S=0,R=1触发器置“0”(3)S=1,R=0触发器置“1”11.&G1&G2.SDRDQQ&G4SR&G3C1110011110若先翻若先翻Q=1Q=011(4)S=1,R=1当时钟由1变0后触发器状态不定11.&G1&G2.SDRDQQ&G4SR&G3C状态不确定Qn—时钟到来当前时刻触发器的状态Qn+1—时钟到来后触发器的状态逻辑符号QQSR

CSDRDC高电平时触发器状态由R、S确定00SR01010111不定Qn+1QnC11110XXQn可控RS状态表SD=RD=1Qn=S例：画出可控R－S

触发器的输出波形RSC不定不定可控R－S状态表C高电平时触发器状态由R、S确定QQ0100SR01010111不定Qn+1Qn存在问题：时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。C克服办法：采用JK

触发器或D

触发器00SR01010

111

不定Qn+1QnQ=SQ=R基本R－S

触发器状态表SDRDQ100置0011置111不变保持00同时变1后不确定功能00SR01010111不定Qn+1QnC11110XXQn可控RS状态表SD=RD=1逻辑符号QQSR

CSDRD逻辑符号QQSDRD二、主从JK触发器1.电路结构从触发器主触发器反馈线C

C

CF主JKRS

CF从QQQSDRD1互补时钟控制主、从触发器不能同时翻转主从JK触发器逻辑符号

CQJKSDRDQ输入：初始状态设置端SD，RD；时钟脉冲C；信号输入J，K；输出：Q，Q。2.工作原理01F主打开F主状态由J、K决定，接收信号并暂存。F从封锁F从状态保持不变。01CRS

CF从QQQSDRD1

CF主JKC

C0110状态保持不变。从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。F从打开F主封锁0RS

CF从QQQSDRD1

CF主JKC

C01C01010010C高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。因此，要求C高电平期间J、K的状态保持不变。触发器下降沿有效。C下降沿()触发器翻转（F从状态与F主状态一致）。C低电平时,F主封锁J、K不起作用CRS

CF从QQQSDRD1

CF主JKC

01RS

CF从QQQSDRD1

CF主JKC

C010分析JK触发器的逻辑功能(1)J=1,K=1设触发器原态为“0”态翻转为“1”态110110101001状态不变主从状态一致状态不变01RS

CF从QQQSDRD1

CF主JKC

C010(1)J=1,K=110设触发器原态为“1”态为“？”状态J=1,K=1时，每来一个时钟脉冲，状态翻转一次，即具有计数功能。(1)J=1,K=101RS

CF从QQQSDRD1

CF主JKC

C010(2)J=0，K=1设触发器原态为“1”态翻转为“0”态01100101011001设触发器原态为“0”态为“？”态01RS

CF从QQQSDRD1

CF主JKC

C010(3)J=1，K=0设触发器原态为“0”态翻转为“1”态10011010100101设触发器原态为“1”态为“？”态RS

CF从QQQSDRD1

CF主JKC

C010(4)J=0，K=0设触发器原态为“0”态保持原态00010001保持原态保持原态RS

CF从QQQSDRD1

CF主JKC

C01001结论：C高电平时F主状态由J、K决定，F从状态不变。C下降沿()触发器翻转（F从状态与F主状态一致）。3.JK触发器的逻辑功能Qn10011100Qn01C高电平时F主状态由J、K决定，F从状态不变。C下降沿()触发器翻转（F从状态与F主状态一致）。J

K

Qn

Qn+100011011JK触发器状态表0101010100010101Qn+1QnS'R'(保持功能)

(置“0”功能)

(置“1”功能)(计数功能)C下降沿触发翻转逻辑符号

CQJKSDRDQSD

、RD为直接置1、置0端，不受时钟控制，低电平有效，JK触发器工作时SD

、RD应接高电平。保持功能CQnJ

K

Qn+100Qn

01010111QnJK触发器状态表SD=RD=1例：JK

触发器工作波形CJKQ下降沿触发翻转基本R-S触发器导引电路&G2&G1QQSDRD&G3&G4&G5&G6CD三、维持阻塞D

触发器1.电路结构反馈线D触发器输入：初始状态设置端SD，RD；时钟脉冲C；信号输入D；输出：Q，Q。逻辑符号DCQQRDSD&G2&G1QQSDRD&G3&G4&G5&G6CD2.逻辑功能01（1）D

=01触发器状态不变0当C

=0时110当C

=1时0101触发器置“0”封锁在C

=1期间，触发器保持“0”不变三、维持阻塞D触发器&G2&G1QQSDRD&G3&G4&G5&G6CD2.逻辑功能01（1）D

=10触发器状态不变1当C

=0时111当C

=1时0110触发器置“1”封锁在C

=1期间，触发器保持“1”不变封锁上升沿触发翻转逻辑符号DCQQRDSDC上升沿前接收信号，上升沿时触发器翻转，（其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+