七 数字电子技术-第一章 集成门电路与组合逻辑电路

1.掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解TTL门电路、CMOS门电路的特点。2.会分析和设计简单的组合逻辑电路。3.理解加法器、编码器、译码器等常用组合逻辑电路的工作原理和功能。4.学会数字集成电路的使用方法。本章要求：第六讲数字电子技术第一章集成门电路和组合逻辑电路

由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。1.1集成逻辑门电路的基本概念

门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。

门电路主要有：与门、或门、非门、与非门、或非门、异或门等。

电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，均采用正逻辑。100VUCC高电平低电平1.2TTL集成门电路(三极管—三极管逻辑门电路)

TTL门电路是双极型集成电路，与分立元件相比，具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。TTL数字集成电路型号的命名法示例：（1）(2)(3)(4)(5)

CT74LS00P塑料双列直插封装器件系列：低功耗肖特基温度范围：0℃~+70℃中国制造的TTL类器件品种：四2输入与非门SN74S195J黑陶瓷双列直插封装器件品种：4位并行移位寄存器器件系列：肖特基温度范围：0℃~+70℃美国TEXAS公司（1）(2)(3)(4)(5)第1部分第4部分型号前缀工作温度范围器件系列器件品种封装形式符号意义符号意义符号意义符号意义符号意义标准W陶瓷扁平H高速B塑封扁平CT中国制造的TTL类54-55℃~+125℃S肖特基F全密封扁平LS低功耗肖特基D陶瓷双列直插AS先进肖特基P塑料双列直插SN美国TEXAS公司740℃~+70℃ALS先进低功耗肖特基阿拉伯数字器件功能J黑陶瓷双列直插第2部分第3部分第5部分TTL与非门举例——74LS0074LS00是一种典型的TTL与非门器件，内部含有4个2输入端与非门，共有14个引脚。引脚排列图如图所示。

其他常用的TTL集成门电路型号：TTL集成逻辑门的使用要点

(1)电源电压用

+5V，

74系列应满足5V5%。(2)输出端的连接

普通TTL门输出端不允许直接并联使用。

输出端不允许直接接电源VCC或直接接地。输出电流应小于产品手册上规定的最大值。

VOL(max)=+0.4VVOH(min)=2.4VVIL(max)=0.8V

VIH(min)=2V

CMOS器件型号组成符号意义CC4025M

温度范围：-55℃~+125℃器件品种：3输入与非门器件系列中国制造CMOS器件示例：(1)(2)(3)(4)第1部分第2部分第3部分第4部分器件前缀器件系列器件品种工作温度范围符号意义符号意义符号意义符号意义CC中国制造的CMOS类型C0℃~70℃CD美国无线电公司产品E-40℃~85℃TC日本东芝公司产品R-55℃~85℃CE中国制造的ECL类型4045145系列符号阿拉伯数字器件功能M-55℃~125℃1.3CMOS集成门电路以CMOS反相器为例，说明参数特点。（1）工作电压：---CMOS工作电源电压VDD为3V—18V

（2）电压传输特性：0ui

uo

VDD

0.5VDD

特点转折区变化率很大，VTH=1/2VDD

转折区具有对称性

VDD1

0.5VDD1

（3）输入、输出电压：VOL(max)=+0.05VVOH(min)=VDD-0.05VVIL(max)=0.3VDD

VIH(min)=0.7VDDCMOS集成电路的性能特点（4）输入噪声容限：高电平噪声容限VNH：VNH=VOH(min)–VIH(min)

=0.3VDD

低电平噪声容限VNL：VNL

=VIL(max)–VOL(max)

=0.3VDD

可通过提高电源电压来提高抗干扰能力（5）扇出系数：在一定频率范围内，几乎为∞。（6）传输延迟时间tpd：典型值为60nS。

CMOS门的特点电压工作范围大

功耗低、集成度高

抗干扰能力强

扇出系数大

工作频率较低

1.注意不同系列

CMOS电路允许的电源电压范围不同，一般多用+5V。电源电压越高，抗干扰能力也越强。

CMOS集成逻辑门使用要点

2.

闲置输入端的处理不允许悬空。

可与使用输入端并联使用。但这样会增大输入电容，使速度下降，因此工作频率高时不宜这样用。与门和与非门的闲置输入端可接正电源或高电平；或门和或非门的闲置输入端可接地或低电平。1.4组合逻辑电路的分析与设计分析过程一般包含以下几个步骤：例1：组合电路如图所示，分析该电路的逻辑功能。1.4.1组合逻辑电路的分析解：（1）由逻辑图逐级写出表达式（借助中间变量P）。（2）化简与变换：（3）由表达式列出真值表。

（4）分析逻辑功能：当A、B、C三个变量不一致时，输出为“1”，所以这个电路称为“不一致电路”。000001010011100101110111ABC01111110L

真值表

工程上的最佳设计，通常需要用多个指标去衡量，主要考虑的问题有以下几个方面：①所用的逻辑器件数目最少，器件的种类最少，且器件之间的连线最少。这样的电路称“最小化”电路。②满足速度要求，应使级数最少，以减少门电路的延迟。③功耗小，工作稳定可靠。

所谓组合逻辑电路设计，就是根据给出的实际逻辑问题，求出实现这一逻辑功能的最佳逻辑电路。1.4.2组合逻辑电路的设计方法

设计过程的基本步骤：例：设计一个三人表决电路，结果按“少数服从多数”的原则决定。解：（1）列真值表：（3）用卡诺图化简。000001010011100101110111ABC00010111

L三人表决电路真值表ABC0000111110

A

B

C11110000得最简与—或表达式：（4）画出逻辑图。

（5）如果要求用与非门实现该逻辑电路，就应将表达式转换成与非—与非表达式：

例：设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警）和I2（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含4个2输入端与非门）实现解：（1）列真值表：（2）由真值表写出各输出的逻辑表达式：输出输入0001000100010001××01×001L0L1L2I0I1I2真值表（3）根据要求，将上式转换为与非表达式：

（4）画出逻辑图：

1.5常用中规模集成组合逻辑电路一.编码器的基本概念及工作原理

编码——将某一特定的逻辑信号变换为二进制代码。(用二进制代码表示文字、符号或者数码等特定对象的过程，称为编码)。(译码——将二进制代码转换成特定的逻辑信号)能够实现编码功能的逻辑部件称为编码器。

1.5.1编码器

对M个信号编码时，应如何确定二进制吗位数N？

N位二进制代码可以表示多少个信号？例：对101键盘编码时，采用几位二进制代码？

编码原则：N位二进制代码可以表示2N个信号，则对M个信号编码时，应由2N≥M来确定位数N。例：对101键盘编码时，采用了7位二进制代码ASCⅡ码。27＝128＞101。分析:4线—2线编码器工作原理输入互相排斥，输入高电平有效。

集成优先编码器举例——74148（8线-3线）该电路为反码输出。EI为使能输入端(选通输入端,低电平有效)，EO为使能输出端（选通输出端,高电平有效)，GS为优先编码工作标志(低电平有效)。

输入输出EI

I0I1I2I3I4I5I6I7A2A1A0GSEO1××××××××0111111110×××××××00××××××010×××××0110××××01110×××011110××0111110×011111100111111111111111100000100101010010110110001101011100111101（1）、当使能输入EI=1时，禁止编码。输出(反码)：A2,A1,A0为全1。（2）、当使能输入EI=0时，允许编码，在I0～I7输入中，输入I7

优先级最高，其余依次为：I6,I5,I4,I3,I2,I0，等级排列。（3）、EO为使能输出端，它只在允许编码(EI=0)，而本片又没有编码输入时（输入全为1），输出EO为0。如表第二行所示)。（4）、GS为优先编码器工作标志输出端，它在允许编码(EI=0)，

且有编码输入信号时为0；若允许编码而无编码输入信号时为1；在不允许编码(EI=1)时，它也为1。

GS=0表示“电路工作，而且有编码输入；

GS=1表示“电路不工作。1.5.2、译码器（Decoder）

译码是编码的逆过程，即将具有特定含义的一组代码“翻译”出它的原意的过程叫译码。实现译码功能的逻辑电路称为译码器。数字电路中，常用的译码器有二进制译码器、二－十进制译码器和显示译码器。1.二进制译码器

设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个有效（为1或为0），其余全无效（为0或为1）。2线－4线译码器：输入输出ABY0Y1Y2Y30010000101001000101100012线－4线译码器真值表逻辑函数：2线－4线译码器电路集成译码器74138二进制译码器74138——3线—8线译码器输入输出G1G2AG2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y7×1×××10××100100100100100100100100×××××××××0000010100111001011101111111111111111111111111110111111110111111110111111110111111110111111110111111110111111110输入输出G1G2AG2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y7×1×××10××100100100100100100100100×××××××××0000010100111001011101111111111111111111111111110111111110111111110111111110111111110111111110111111110111111110当G1=0,G2A+G2B=1时，译码器不工作，输出全为高电平;当G1=1,G2A+G2B=0时，译码器工作，输出低电平有效，此时，输出Y0~Y7由输入代码决定，逻辑函数是：74138引脚图74138功能示意图

二进制译码器的应用很广，典型的应用有以下几种：①实现存储系统的地址译码；②实现逻辑函数；③带使能端的译码器可用作数据分配器。下面讨论用译码器实现逻辑函数的方法。一般步骤：①写出函数的标准与或表达式（最小项之和），并变换为与非-与非形式。②画出用二进制译码器和与非门实现这些函数的接线图。例：试利用3线－8线译码器74LS138设计一个多输出的组合逻辑电路。输出的逻辑函数式为：

解：①最小项之和形式②化为与非－与非式③画逻辑电路G1G2AG2B例已知某组合逻辑电路的真值表，试用译码器和门电路设计该逻辑电路。解：写出各输出的最小项表达式，再转换成与非—与非形式:输出输入001100101010101010011100000001010011100101110111L

FGA

BC真值表

用一片74138加三个与非门就可实现该组合逻辑电路。可见，用译码器实现多输出逻辑函数时，优点更明显。

与非—与非形式:将BCD码的十组代码译成0~9十个对应输出信号的电路，又称4线–10线译码器。8421BCD码输入端，从高位到低位依次为A3、A2、A1和A0。10个译码输出端，低电平0有效。4线-10线译码器CT74LS42逻辑示意图Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A274LS42A32.8421BCD（二—十进制）译码器7442(部分译码器)

111111111111111111111111011111111111111011111111111100111111111111110111111111110101伪码011111111110019101111111100018110111111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3输出输入十进制数4线-10线译码器74LS42真值表00000010001001000111100110101000101100010000000000111111111111111111111111111111111111111111111111111111111111111101111011001111010101伪码0174LS42有拒伪码功能。74LS42逻辑函数式4线-10线译码器7442引脚图3.显示译码器

驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号等翻译成人们习惯的形式，并直观地显示出来的电路，称为显示译码器。①七段显示器件发光二极管：管压降1.5V—3V显示的数字形式发光字段，由管脚a~g电平控制是否发光。小数点，需要时才点亮。

LED显示器有两种结构：

共阳极：

共阴极：共阳极abcdefgR+5VYaA3A2A1A0+VCC+VCC显示译码器共阳YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000—低电平驱动011100011111000000000010010000100aebcfgd共阴极abcdefgR+5VYaA3A2A1A0+VCC显示译码器共阴YbYcYdYeYfYg—高电平驱动00001111110000100100110000110110100110100010101100111100010011111001011001110110111011111111000011111111111011aebcfgd②BCD－七段显示译码器驱动共阴极显示器驱动共阳极显示器输出状态为：

高电平或低电平输出状态为：

低电平或高阻态亮灭亮灭1111110011000011011011111001011001110110110011111111000011111111110011000110100110010100011100101000011110000000000000000000001111111abcdefg输出1111111111111111001BI/RBO输入/输出0123456789101112131415灭灯灭零试灯功能（输入）111×1×1×1×1×1×1×1×1×1×1×1×1×1×1×××100×LTRBI显示字形输入0000000100100011010001010110011110001001101010111100110111101111××××0000××××A3A2A1A0

七段显示译码器7448的功能表②灭零输入端RBI：低电平有效。当LT=1，RBI=0时，且译码输入为0的二进制码0000时，该位输出不显示，即0字被熄灭。当译码输入不为0时，该位正常显示。用于消隐无效的0。③灭灯输入、灭零输出端BI/RBO。此端可以作输入端，也可以作输出端。作输入端使用时，如果BI=0时，数码管七段全灭，与译码输入无关。作输出端使用时，受控于RBI和LT。当RBI=0，LT=1，且输入为0的二进制码0000时，即实现“灭零”时，RBO输出低电平，即RBO=0，用以指示该片正处于灭零状态。

灭零输入端RBI和灭零输出端RBO配合使用，实现多位十进制数码显示系统的整数前和小数后的灭零控制。如数据073.40可显示为73.4。驱动电路（共阴极）（共阳极）上拉电阻限流电阻1.5.3数据选择器一、数据选择器的基本概念及工作原理

数据选择器——根据地址选择码从多路输入数据中选择一路，送到输出。例：四选一数据选择器根据功能表，可写出输出逻辑表达式：0××××××101×××0×××10001×0×××1××1001××0×××1×010G11A1A0输出输入010×××1×××YD3D2D1D0

四选一数据选择器的真值表二、集成数据选择器集成数据选择器74151（8选1数据选择器）YY地址选择使能输出输入100000000G01D0D0D1D1D2D2D3D3D4D4D5D5D6D6D7D7×××000001010011100101110111A2A1A0集成数据选择器74151的真值表1.5.4数值比较器一、数值比较器的基本概念及工作原理

数值比较器——比较两个位数相同的二进制数的大小由真值表写出逻辑表达式：由表达式画出逻辑图。输入输出ABFA＞BFA＜BFA=B000110110010101