数字电路逻辑门电路

第2章逻辑门电路

实训2简单抢答器的电路与试验

2·1逻辑门电路

2·2不同系列门电路

2·3门电路综合应用

2·4常用门简介

本章小结

习题2

返回主目录第2章逻辑门电路

逻辑门电路是按特定逻辑功能构成的系列开关电路。它具有体积小、成本低、抗干扰能力强、使用灵活方便等特点,

是构成各种复杂逻辑控制及数字运算电路的基本单元。熟练掌握门电路的基本原理及使用方法是本章学习的主要内容。实训2简单抢答器的电路与试验

1．实训目的（1）了解集成逻辑门电路的结构特点。（2）体验由基本逻辑门电路实现复杂逻辑关系的一般方法。（3）学会集成门电路的使用及逻辑电平的测量。（4）建立组合逻辑电路的基本概念。

2．实训设备与器件实训设备：数字集成电路测试仪1台、逻辑笔1支、直流稳压电源1台、万用表1块。实训器件：双四输入与非门74LS202片、六非门74LS05（OC门）1片、发光二极管4只、5.1kΩ电阻4个、500Ω电阻4个、按钮开关4个、导线若干。

3．实训电路与说明（1）逻辑要求：用基本门电路构成简易型4人抢答器。A、B、C、D为抢答操作开关。任何一个人先将某一开关按下且保持闭合状态，则与其对应的发光二极（指示灯）被点亮，表示此人抢答成功；而紧随其后的其他开关再被按下，与其对应的发光二极管则不亮。（2）电路组成：实训电路如图2.1所示，电路中标出的74LS20为双四输入端与非门,74LS05为六非门。

4．实训步骤与要求

1）检测IC

用数字集成电路测试仪测试IC的好坏。如果IC上的字迹模糊，型号显示不清楚，通过自动扫描检测的方式可以检测其型号。

2)连接线路

(1)熟悉电路板。电路可以连接在自制的PCB(印刷电路板)上，也可以焊接在万能板上，或通过“面包板”插接。无论采用哪种电路板，在连接电路之前，都必须首先对电路板的结构特点有足够的认识。尤其是第一次使用“面包板“的读者，必须事先掌握它的使用方法。（2）熟悉器件。如果将IC芯片正面朝上，开口朝前，则IC引脚编号按逆时针方向排列，左前方第1个引脚的编号为1。数字电路中IC的电源往往不在电路中标出，一般情况下，左下方最后一个引脚为电源“－”，编号最大的引脚（右前方第一个引脚）为电源“＋”。在使用中，必须正确识别IC的引脚。图2.1简易抢答器

(3)按正确方法插好IC芯片，参照图2.1连接线路。

(4)通电前要认真检查线路。注意：IC芯片电源的正、负端连接是否正确；电源连线是否反接；电路板各管脚或焊点之间是否短路。待检查无误后方可通电。

3）操作与调试（1）通电后，分别按下A、B、C、D各键，观察对应指示灯是否点亮。

(2)当其中某一指示灯点亮时，再按其他键，观察其他指示灯的变化。

(3)在进行（1）、（2）操作步骤时，分别测试IC芯片输入、输出管脚的电平变化，并完成表2.1所示内容。表中，A、B、C、D表示按键开关，“×”表示开关动作无效；L1、L2、L3、L4表示4个指示灯。按键闭合或指示灯亮用“1”表示，开关断开或指示灯灭用“0”表示。表2.1抢答器逻辑状态表

BCBAL4L3L2L1

5．实训总结与分析（1）实训中采用了两种不同信号的数字集成电路，其中，

74LS20可以实现4个输入信号与非的逻辑关系，称为四输入与非门。由于内部包含两个完全相同的电路，故称为双四输入与非门。74LS05可以实现非逻辑关系，称为非门，也称为反相。其内部包含6个非门，故称为六非门。我们在第1章讨论过的逻辑关系，均可以用电子电路来实现。我们把这些电路称为逻辑门。与第1章实训电路相比，集成逻辑门电路具有结构简单、体积小、重量轻、容易实现等特点。（2）电路中对逻辑事件的是与否用电路电平的高与低来表示。表示逻辑事件的这种电信号只有高、低电平两种状态，故称为开关信号。为简单起见，用“1”和“0”两个符号分别表示高、低电平。如用“1”表示高电平，“0”表示低电平，则称为正逻辑电路，反之称为负逻辑电路。在数字电路中，如采用实训中使用的称为TTL的集成器件，高电平一般在4.3～5V之间,低电平在0～0.7V之间。（3）当输入/输出开关信号的频率很低时，我们可以用万用表或逻辑笔来测量电路中的逻辑关系，分析电路。若输入/输出开关信号频率较高，可用示波器或逻辑分析仪测试并记录信号的波形，再根据波形图分析某一信号的变化规律及在任一时刻各信号间的逻辑关系。本实训电路中的输入信号为手动开关信号，频率很低，所以我们用逻辑笔或万用表来测试输入与输出信号之间的逻辑关系，

并用表2.1直观地表示出来。

4）有了上面的基本知识，我们可以分析电路的工作过程。初始状态（无开关按下）时，a、b、c、d端均为低电平，各与非门的输出端为高电平，反相器的输出则都为低电平（小于0.7V），因此全部发光二极管都不亮。当某一开关被按下后（如开关A被按下），则与其连接的与非门的输入端变为高电平，这样该与非门的所有输入端均为高电平，根据与非关系，其输出端则为低电平，反相器输出为高电平，从而点亮发光二极管。由于该与非门输出端与其他3个与非门的输入端相连，它输出的低电平维持其他3个与非门输出高电平。因此其他发光二极管都不亮。

5）通过本实训，我们对门电路及其应用有了一定认识。作为初学者，我们还需明白更多的问题：什么是逻辑门电路？它是怎样实现输入变量与输出变量间逻辑运算的?逻辑门电路有多少种？在实际应用中我们应该如何选择逻辑门？例如在上述实训电路中能否用其他门电路来实现？不同类型的门电路具有哪些特点？输入、输出信号间的逻辑关系应该如何描述？共有多少种方法，在不同情况下用哪些方法描述更简捷方便？

在安装与调试过程中，我们应该如何检验线路的好坏并用相应的设备快速而准确地判断并排除故障按照实际逻辑控制的要求，设计控制电路有哪些具体步骤？应该如何选择元器件？在后面的章节中将围绕以上问题进行较详细的介绍2·1逻辑门电路

2·1·1非门

2·1·2与门

2·1·3或门

2·1·4其他常用门的电路

在介绍各系列门电路之前，首先要了解最基本的门电路。本门电路是指能够实现3种基本逻辑功能关系的电路，与门、或门、非门（又称反相器）。利用与、或、非门，能构成所有可以想象出的逻辑电路。如与非门、或非门、门、与或非门等。逻辑门电路的描述有以下4种方式：真值表、逻辑表达式、逻辑图和波形图。这4种描述方法都能反映逻辑门电路输入和输出变量间的逻辑关系。其实这4种描述方法是等价的，各有其特点且可以相互转换。在逻辑电路的分析和设计过程中可根据实际情况灵活选择不同的描述方式。目前几乎都做成单片集成电路；TTL系列门电路是由晶体管—晶体管构成的门电路，其逻辑状态仅由双极型晶体管实现，电路中的二极管只用于电平转移和引出电压，电阻仅用于分压和限流。MOS系列门电路是用N沟道或P沟道耗尽型场效应管制成的集成电路。若在一个门电路中使用了N沟道和P沟道MOS管互补电路，则称为CMOS门电路

2.1.1非门

非门只有一个输入端和一个输出端，输入的逻辑状态经非门后被取反，图2.2所示为非门电路及其逻辑符号。在图2.2（a）中，当输入端A为高电平1（+5V）时，晶体管导通，L端输出0.2～0.3V的电压，属于低电平范围；当输入端为低电平0（0V）时，晶体管截止，晶体管集电极—发射极间呈高阻状态，输出端L的电压近似等于电源电压，即输入与输出信号状态满足“非”逻辑关系。任何能够实现L=“非”逻辑关系的电路均称为“非门”。式中的符号“-”表示取反，在其逻辑符号的输出端用一个小圆圈来表示。

在数字电路的逻辑符号中，若在输入端加小圆圈，则表示输入低电平信号有效；若在输出端加一个小圆圈，则表示将输出信号取反。

图2.2非门电路图与符号图2.3非门波形图

非门除用真值表和逻辑表达式描述外，还可用如图2.3所示的波形图（又称为时序图）来描述。波形图既能直观地描述各输入与输出变量在某一时刻的对应关系，又能描述每个信号的变趋势。

2.1.2与门

图2.4所示为双输入单输出DTL与门电路及与门逻辑符号。在图2.4（a）中，当输入端A与B同时为高电平“1”（+5V）时，二极管VD1、VD2均截止，R中没有电流，其上的电压降为0V，输出端L为高电平“1”（+5V）；当A、

B中的任何一端为低电平“0”（0V）或A、B端同时为低电平“0”时，二极管VD1、

VD2的导通使输出端L为低电平“0”（0.7V）。可见，只要输入中的任意一端为低电平时，输出端就一定为低电平;

只有当输入端均为高电平时，输出端才为高电平,即输入与输出信号状态满足“与”逻辑关系。任何能够实现L=A·B“与”逻辑关系的电路均称为“与门”。图

2.5为描述双输入端与门输入与输出信号之间逻辑关系的波形图

图2.4双输入端与门图

2.5双输入端与门波形图

2.1.3或门

图2.6所示为双输入单输出DTL或门电路及或门逻辑符号。当输入端A或B中的任何一端为高电平1（+5V）时，输出端L一定为高电平（+4.3V）；当输入端同时为高电平1时，输出端也为高电平；当输入端A和B同时为低电平0（0V）时，输出端L一定为低电平0。可见，只要输入端中的任意一端为高电平，输出端就一为高电平；只有当输入端均为低电平时，输出端才为低电平，即输入与输出信号状态满足“或”逻辑关系。任何能够实现L=A+B“或”逻辑关系的电路均称为“或门”。

图2.6双输入端或门图2.7双输入端或门波形图

图2.7为描述双输入端或门输入与输出信号之间逻辑关系的波形。

2.1.4其他常用门电路

1．与非门图2.8所示为双输入单输出DTL与非门电路及其逻辑符号。当输入端A或B中的任何一端为低电平0（0V）时，所接二极管VD1或VD2导通，晶体管V1的基极对地电压为0.7V（小于1.4V），晶体管V1截止，晶体管V2也截止，输出端L为高电平（+5V）；当输入端同时为低电平0（0V）时，输出端同样也为高电平（+5V）；当输入端A和B同时为高电平（+5V）时，所接二极管VD1和VD2截止，晶体管V1、V2均导通，输出端L为低电平0（+0.3V）。可见，只要输入端中的任意一端为低电平时，输出端就一定为高电平;只有当输入端均为高电平时，输出端才为低电平，即输入与输出信号状态满足“与非”逻辑关系。任何能够满足“与非”逻辑关系（L=）的电路均称为“与非门”图2.8双输入端与非门

图2.9为描述双输入与非门输入与输出信号之间逻辑关系的波形图。其他常用门电路也可以由基本门电路：“非门”、“与门”、连接一个非门就构成了“与非门”，如图2.10所示。通常我们将由逻辑符号表示的逻辑电路图称为“逻辑图

2．或非门能够实现L=A+B[TX-]“或非”逻辑关系的电路均称为“或非门”。在一个或门的输出端连接一个非门就构成了“或非门”，如图2.11所示。图2.12为描述或非门输入与输出信号之间逻辑关系的波形图。图2.9双输入端与非门波形图

2.10由与门和非门构成的与非门图2.12双输入端或非门波形图

2．或非门能够实现L=“或非”逻辑关系的电路均称为“或非门”。在一个或门的输出端连接一个非门就构成了“或非门”，如图2.11所示。图2·11有或门和非构成的或非门

3．异或门任何能够实现L=A[AKB-]+[AKA-]B=AB“异或”逻辑关系的电路均称为“异或门”。异或门可由非门、与门和或门组合而成。如图2.13（a）所示，当输入端A、B的电平状态互为相反时，输出端L一定为高电平；当输入端A、B的电平状态相同时输出L一定为低电平。图2.13（b）为异或门的逻辑符号。图2.14为描述异或门输入与输出信号之间逻辑关系的波形图。图2.13异或门图2.14双输入端异或门波形图

4．同或门任何能够实现L=A·B+=A⊙B“同或”逻辑关系的电路均称为“同或门”。由非门、与门和或门组合而成的同或门及其逻辑符号如图2.15所示。当输入端A、B的电平状态互为相反时，输出端L一定为低电平；而当输入端A、B的电平状态相同时，输出端L一定为高电平。图2.16为描述同或门输入与输出信号之间逻辑关系的波形图。图2.15同或门图2.16双输入端同或门波形图

2·2不同系列门电路

2·2·1TTL系列门电路

2·2·2MOS系列门电路2.2不同系列门电路

2.2.1TTL系列门电路

TTL门电路只制成单片集成电路。输入级由多发射极晶体管构成，输出级由推挽电路（功率输出电路）构成。标准TTL与非门电路如图2.17所示。图2.17标准TTL与非门

多发射极晶体管由空间上彼此分离的多个PN结构成，而推挽输出级既能输出较大的电流又能汲取较大的电流。若图2.17中的一个发射极或3个发射极都接低电平（A、

B、C接地），多发射极晶体管V1一定工作在饱和导通状态，其集电极电位约为0.2V，晶体管V2必定截止，使V3饱和导通，而V4截止，输出端L为高电平。

若3个发射极都接高电平(A、B、C都接+5V）时，V1的bc结处于正向偏置而导通，从而晶体管V2饱和导通，晶体管V4饱和导通，B4点的电位约为0.7V。晶体管V2的饱和压降约为0.2V，故B3点的电位约为0.9V，因此晶体管V3截止。

L端输出低电平（0.2V）。

从上述分析可见：（1）输入信号与输出信号符合与非逻辑关系。（2）推挽输出电路中的晶体管V3和V4中总是一个截止，而另一个导通。若V3截止而V4导通且饱和，则输出端L为低电平，负载电流流入输出端L并经V4流向地端。若V3导通而V4截止，则输出端L为高电平，输出电流从EC经R4、V3、二极管VD流向输出端。若输出端L所接的负载较重即负载从输出端汲取的电流较大），输出的高电平经电阻R4后会略有下降。（3）若某一输入端悬空，无论其他输入端接高电平或是低电平，悬空端的作用相当于接高电平(注意，实际应用中不用的输入端一般不允许悬空，以免引入干扰)。图2.18系列74LS00四-二输入与非门

（4）多发射极晶体管始终有基极电流流过。在正向状态下，基极电流流向一个或几个处于低电平的输入端；在反向状态下，基极电流流向晶体管V2的基极。即基区载流子（电荷）在工作状态转换时无需排空,省去了排空所需时间，使电路从一种状态转换到另一种状态非常迅速。因此，TTL系列门电路的工作速度比其他系列门电路的速度要快。

图2.18是TTL与非门74LS00集成电路示意图，它包括4个双输入与非门。此类电路多数采用双列直插式封装。在封装表面上都有一个小豁口，用来标识管脚的排列顺序。

2.2.2MOS系列门电路

MOS系列门电路采用MOS（MetalOxideSemiconductor金属氧化物半导体）场效应晶体管（FEV）制作。MOS场效应晶体管几乎不需要驱动功率。这种系列的门电路或开关电路体积小且制造简单，可以制成高集成度的集成电路。由于场效应晶体管的电容作用，其开关时间较长，这种系列门电路的工作速度较慢。

MOS系列的门电路，若采用P沟道耗尽型MOS场效应晶体管作为电路元件，则称为PMOS电路；若采用N沟道耗尽型MOS场效应晶体管作为电路元件，则称为NMOS电路；若电路中既采用P沟道耗尽型MOS场效应晶体管又采用P沟道耗尽型MOS场效应晶体管以构成互补对称电路，则称为CMOS电路。图2.19所示为CMOS非门电路。

CMOS非门电路总是一个晶体管截止，而另一个晶体管导通，在此状态下电源几乎不提供电流，只是在从一个状态转换到另一个状态的瞬间，两个晶体管同时处于微弱导通状态，电压源才供给很小的电流，所以CMOS门电路的功耗极小。图2.20是由CMOS电路构成的与非门和或非门电路。图2·19CMOS非门电路图2.20CMOS门电路

2·3门电路综合应用

2·3·1三选二电路

2·3·2产品分类电路

2·3·3门电路组成数字信号源

2·3·4门电路构成控制门

2·3·5门电路组成单稳态出发电路2.3门电路综合应用

2.3.1三选二电路对于某些易发生危险的设备,在危急状态下应立即关机。为提高报警信号的可靠性，防止误报警，常在关键部位安置3个类型相同的危险报警器，如图2.21所示。只有当3个危险报警器中至少有两个指示危险时，才实现关机操作。设在危急情况下，报警信号A、B、C为高电平1；当输出状态L为高电平1时，设备应关机。

三选二电路的真值表如表2.2所示。表2.2三选二电路真值表

报警信号

CBA关机信号L00000101001110010111011100010111

图2.21三选二电路示意图

根据该真值表可确定标准“与或”表达式如下：L=AB+AC+BC+ABC用卡诺图法将其化简为最简“与或”表达式：L=AB+BC+AC由此表达式确定的三选二电路的逻辑图如图2.22所示。实际电路设计中多用与非门集成电路芯片。若用与非门来构成三选二逻辑电路，应先用德·摩根定理进行如下变换：L=AB+BC+AC==

其逻辑电路如图2.23所示。图2.22用与门和或门构成的三选二电路图

图2.23用与非门构成的三选二电路

2.3.2产品分类电路某产品出厂前，要检查4个重要参数A、B、C、D是否在允许的误差范围之内。分别使用4种数字测量装置对这4个参数进行测量。若所测参数在允许范围内，测量装置输出高电平1；若测得的参数超出了允许范围，测量装置输出低电平0。当所有4个参数都在允许范围内时，路的输出端L1为1。当只有B超出允许范围时，输出端L2为1。当只有B和D超出允许误差范围时，输出端L3为1。在所有其他情况下，输出端L4为1，说明产品是废品。

检测信号

DCBA质量信号

L1L2L3L4

00000001001000110100010101100111100010011010101111001101111011110001000100010001000100100001000100010001000100010001010000011000根据该真值表可得下列表达式：L1=ABCDL2=CDL3=A

因为=ABCD+ACD+AC=L1+L2+L3

所以L4=L1+L2+L3

以上各式可用与非形式表示为L1=L2=L3=L4=

图2.24产品分类电路

满足以上逻辑关系的产品分类电路如图2.24所示。

2.3.3门电路组成数字信号源

数字信号源可由产生脉冲波形的振荡电路构成。在数字电路的应用中，它可提供连续的且具有一定频率（周期）的脉冲信号。该信号可用作微型计算机、单片机等数字电路的时钟信号源。图2.25是由两个非门及电阻、电容组成的可变频率振荡器。在电源接通的一瞬间，非门输入端会有一个很小的扰动信号。

处在状态转换的门电路对输入信号具有很强的放大作用，构成闭环的串联耦合形成很强的正反馈，使门电路迅速达到稳定状态。在稳定状态下，由于电容的充放电作用，经过一段时间后将改变某一非门的输入电平，又由于串联耦合正反馈的作用而使电路迅速翻转达到新的稳定状态。在该稳定状态下，电容又处于充放电状态，经过一段时间后又迅速翻转进入另一个稳定状态，如此周而复始。振荡器各点的波形如图2.26所示。图2.25可变频率TTL振荡器图

2.26可变频率TTL振荡器各点波形

改变电路的器件参数（C1、C2、Rf1、Rf2），输出波形的频率周期）将随之改变。振荡周期的估算公式如下假设C1=C2,Rf1=Rf2=Rf）:T=2(Rf∥R1)C由于手册中一般不给出R1的确切值，可认为R1≈4kΩ。图2.27是在图2.25电路基础上串联一个石英晶体组成的固定频率振荡器。该电路的工作原理与图2.25的相同，但该电路的振荡频率是由石英晶体的固有振荡频率f0决定的，与电路中的外接电阻、电容的取值无关。图2.27固定频率TTL振荡器

2.3.4门电路构成控制门

图2.28(a)所示是由与门构成的开关控制电路。该电路可作为信号传送过程中的开关控制电路。A为信号输入端，K为控制端，L为信号输出端。当控制端K为低电平时，与门被封锁，输入信号无法通过与门，与门输出端L为低电平；当控制端K为高电平时，与门解除封锁，输入信号可通过与门送至输出端。图2.28(b)是由或门构成的开关控制电路。对该电路，当控制端K为低电平时有信号输出；当控制端K为高电平时无信号输出。这种电路常用于报警信号控制和计数脉冲信号控制等场合。图2.28信号传送控制电路

2．3．5门电路组成单稳态触发电路单稳态电路（或单稳态触发器）具有两个开关状态。一个是稳定状态，另一个是非稳定状态，也称为暂态。所谓稳定状态是指在加上馈电电压之后，单稳态触发器的输出端u0=1(或u0=0)，而且该状态将一直保持下去，直到在输入控制信号的作用下，使触发器翻转到暂态为止。在暂态下，单稳态触发器的输出u0=0或u0=1），该状态维持一段时间后将自动返回到稳定状态。暂态的维持时间由连接的阻容元件参数决定。图2.29（a）所示为微分型单稳态触发器逻辑电路与逻辑符号。

图2.29微分型单稳态触发器及波形

电路中的C1、R1构成输入微分隔直电路，使输入触发信号经微分后变窄，同时隔断直流成分。R1要按门电路的“开门电阻”保证与非门输出为额定低电平时所允许输入电阻RI的最小值RON）取值，即R1≥RONRON≈10kΩ）。C2、R为定时元件。R2要按门电路的“关门电阻”保证与非门输出为额定高电平90%时所允许输入电阻RI的最大值ROFF）取值，即R2≤ROFFROFF≈2kΩ）。无触发脉冲输入时，门2的输入为低电平，输出为高电平（关门状态），并反馈至门1输入端使门1输出低电（开门状态）。电路处于稳定状态。

当输入端加入负触发脉冲时，门1输入低电平，输出为高电平关门状态），通过C2耦合使门2的输入为高电平，输出低电平（开门状态），反馈至门1输入端，使门1输出高电平。此时，电路处于暂稳状态。在暂稳状态下，门1的输出端通过R2对C2充电，引起门2输入端A的电位逐渐下降，当下降至低电平时，门2的输出将变为高电平，使整个电路又回到原稳定状态。电容C2的充电时间即暂稳态时间，也称作输出脉冲宽度TW，其估算公式为

TW≈0.85R2C2

单稳态触发器的输出波形如图2.29（b）所示。该电路采用输入脉冲下降沿触发，也可设计成用上升沿触发。图2.29微分型单稳态触发器及波形

上述单稳态电路是宽脉冲触发的微分型单稳态触发器，用门电路也可构成窄脉冲触发的微分型单稳态触发器。另外用门电路还能构成积分型单稳态触发器，如图2.30所示。在实际应用中常使用各种不同类型的集成单稳态触发器。图2.31所示是用单稳态触发器构成的定时控制脉冲门电路及其波形图。它可用于移位电路、计数电路和存储电路等。图2.30积分型单稳态触发器及波形

图2.31单稳态触发器实现定时控制脉冲电路及波形

图中uI是由脉冲信号源输出的连续脉冲信号，uB是单稳态触发器的输入控制窄脉冲，uA是单稳态触发器输出的宽脉冲，uO是实际所需的输出脉冲。相邻两组脉冲群之间的时间间隔由单稳态触发器的暂态时间Tn决定。每组脉冲群的脉冲个数由计数器的计数值决定。图中，计数器的计数值为4。

2·4常用门简介

2·4·1TTL系列数字电路的分类及主要参数指标

2·4·2其他常用TTL门电路

2·4·3常用CMOS门电路2.4常用IC门简介

由于集成电路的诸多优点，实际应用中人们更青睐于选用集成电路来完成各种逻辑控制和运算。它可以使电路的设计过程更加简单，结构更加合理，电路的故障率减少，可靠性提高，抗干扰性增强。其中应用最普遍的是TTL系列和CMOS系列集成电路。

2．4．1TTL系列数字电路的分类及主要参数指标

1．TTL系列数字电路分类

TTL系列数字电路按集成度大小可分为小规模集成电路、中规模集成电路、大规模集成电路和超大规模集成电路。在不同规模的集成电路中包含了各种不同功能的逻辑电路。按国家标准可分为CV54/74、CV54/74H、CV54/74S、

CV54/74LS4个系列。小规模集成电路集成度比较低，大多数是与门、或门、与非门、或非门、与或非门、反相器、三态门、锁存器、触发器、单稳态、多谐振荡器以及一些扩展门、缓冲器、驱动器等比较简单、通用的数字逻辑单元电路。根据电路设计需要，利用手册，可以选择合适的器件来构成所需的各种数字逻辑电路。中、大规模集成电路的集成度比较高，大多数是一些具有特定逻辑功能的逻辑电路。其中包括：加法器、累加器、乘法器、比较器、奇偶发生器/校验器、算术运算器、多（四、六、八）触发器、寄存器堆、时钟发生器、码制转换器、数据选择器/多路开关、译码器/分配器、显示译码器/驱动器、位片式处理器、异步计数器、同步计数器、A/D和D/A转换器、随机存存储器（RAM）只读存储器（ROM/PROM/EPROM/EEPROM）、处理机控制器和支持功能器件等。

TTL手册中提供各种ＩＣ的功能表、时序图（波形图）、引脚图、电气参数和封装，以及使用说明等内容。在实际应用中不但要了解各种芯片的逻辑功能，还要综合比较各种参数，使其满足设计要求。

2．主要参数指标TTL

系列数字电路有许多参数指标，例如，最大电源电压、电流、工作环境温度范围等多种参数。下面介绍一些与TTL集成电路电特性有关的重要参数指。

(1)高电平输出电压VOH：2.7～3.4V。

(2)高电平输出电流IOH：输出为高电平时，提供给外接负载的最大输出电流。若使用电流超过手册中的规定值会使输出高电平下降，严重时会破坏逻辑关系。IOH也表示电路的拉电流负载能力。（3）低电平输出电压VOL：0.2～0.5V。（4）低电平输出电流IOL：输出为低电平时，外接负载的最大输出电流实际是从IC输出端流入），超过此值会使输出低电平上升。IOL表示电路的灌电流负载能力。

（5）高电平输入电压VIH：一般为2V，是指允许输入高电平的最小值。（6）高电平输入电流IIH：输入为高电平时的输入电流，即当前级输出为高电平，本级输入电路作为前级负载时的拉电流。（7）低电平输入电压VIL：一般为0.8V，是指允许的最大输入低电平值。（8）低电平输入电流IIL：输入为低电平时的输入电流，即当前级输出为低电平时，本级输入电路作为前级负载时的灌电流。（9）输出短路电流I，是指允许的最大输入低电流（10）电源电流：用来确定整个电路和供电电源的功率，随电路不同而不同。（11）传输延迟时间tPLH和tPHL：输出状态响应输入信号所需的时间。在工作频率较高的数字电路中，信号经过多级门电路传输后造成的时间延迟将影响门电路的逻辑功能。（12）时钟脉冲fmax：电路最大的工作频率，超过此频率IC将不能正常工作。

在TTL数字集成电路的设计中，IOH和IOL反映了集成电路芯片的带负载能力。IIH和IIL则反映其对前级集成电路的影响。当IIH或IIL之和超过前级的IOH或IOL值时，为保证正确的逻辑关系，需增加驱动芯片以提高IC的带负载能力。各种TTL集成电路的重要电特性参数指标，都可以在TTL集成电路手册中查到。对于功能复杂的TTL集成电路，手册中还提供时序图或波形图）、功能表或真值表），以及对引脚信号电平的要求。熟练运用集成电路手册，掌握芯片的各种功能与参数指标是正确使用各类TTL集成电路的必备条件。

3·TTL与非门输入特性和输出特性

在数字电路中，经常遇到TTL数字电路之间的相互连接和TTL数字电路与其他电路或负载的连接问题，因此对TTL数字集成电路的输入和输出的电气特性应当有较深入的了解，从而加深对TTL系列门电路特性参数的理解，更好地使用各种芯片。在此对与非门的主要特性加以简单叙述。

TTL数字集成电路都是以三极管作为其输入和输出器件的，如图2.17所示。只要我们掌握TTL与非门的输入和输出电气特性，也就基本上掌握了其他TTL数字集成电路的输入和输出电气特性。

1）TTL与非门输入特性

TTL与非门输入特性包括与非门的输入电压与输入电流之间的关系特性及输入端的负载特性。由于TTL数字集成电路制造工艺的一致性，只需分析多发射结中一个输入端的输入特性。（1）输入电压与输入电流之间的关系特性（输入伏安特性）。图2.32所示为TTL与非门的输入伏安特性曲线及分析电路的示意图。该特性描述了某一输入端电压与电流之间的关系。设其他输入端悬空或接正电源，输入电流的参考方向如图所示。图2.32TTL与非门输入伏安特性及分析电路输入电流计算公式为

iI=-IR1=—(EC__—ube1—uI)/R1当Ui

=0V时，ube1=0.7V，晶体管V2截止。II=—i1=—(EC—ube1)/R1=—(5V—0.7V)/3kΩ=—1.4mA

此时的输入电流称为输入短路电流（或低电平输入电流），用IIS表示。若将该电路作为前级电路的负载此电流将成为前级电路输出低电平时的最大灌电流，用IIL表示。它是分析前级TTL（或其他电路）电路输出端灌电流负载能力的重要参数。随着ｕI的不断增加，iI将逐渐减少。当ｕI继续增大至1.4Ｖ时，V2的发射结开始导通，是V1的发射结等效二极管）截止。此时输入端只有很小的二极管反向漏电流流入。随着ｕI的继续增大，二极管反向电流基本不变。若将该电路作为前级电路的负载，此电流将成为前级输出高电平时的拉电流负载，用IIH表示。它是分析前级TTL(或其他电路）电路输出端拉电流负载能力的重要参数。

（2）输入负载特性在与非门输入端接入电阻RI时，所接电阻两端的电压将随阻值的不同而改变，两者的关系称为输入负载特性。图2.33所示为TTL与非门的输入特性曲线及分析电路。由图2.33(b)可知：当RI=0Ω时，相当于ｕI=0V，输入短路。若RI增大，UI也随之增大，UI=RI×(EC—ube1)/(RI+R1)，这个关系只在ｕI＜1.4Ｖ时才成立。图2.33TTL与非门输入特性及分析电路

若RI继续增大，当ｕI≥１．4Ｖ时，使V２饱和导通，Ub1被钳位在２．1V，此时再增大RI，ｕI也不会增大，如图2.33（a）所示。即ｕIｍａｘ＝１．４Ｖ，相当于输入电压为高电平，与非门输出将为低电平。把保证与非门输出为额定低电平时所允许输入电RI的最小值RON称为“开门电阻”。同理，把保证与非门输出为额定高电平90%所允许输入电阻RI的最大值ROFF称为“关门电阻”。在分析电路中,当RI＜ROFF时，与非门输出高电平；当RI＞RON时，与非门输出低电平。

由此可知，在使用TTL集成电路时，有些不用的输入端若用小电阻接地，会使此输入端相当于输入一个低电平；若所接电阻过大时，输入端相当于输入一个高电平。因此在处理TTL集成电路闲置输入端时，应确保闲置输入端的电平状态不破坏电路的逻辑关系。若闲置输入端悬空时，相当于输入高电平状态。对于闲置输入端的处理，还可以通过电阻将其接至电源EC，这种接法不影响电路的逻辑状态。

2）TTL与非门输出特性输出电平与输出电流之间的关系称为输出特性。由于输出电平有高、低两种电平，使负载电流的方向有所不同，因此下面分两种情况加以说明。（1）输入低电平，输出为高电平时。图2.34输入低电平时输出特性曲线及分析电路

图2.34所示为输入低电平，输出高电平时的输出特性曲线分析电路。在图2.17中，若与非门某一输入端为低电平，V2、

V4管截止，V3管饱和导通，输出为高电平。输出电流只能流向负载。输出电压uO≈EC—uce3—iLR4。若iL增大，uO将下降。当iL增大到某个值时，将破坏V3管饱和导通的条件，使其进入放大状态，此时uO将继续下降，甚至降为低电平，从而破坏了电路的逻辑关系。图中的电流方向为参考方向。这种现象实质上就是当外接拉电流负载时，随着输出端拉电流负载的增大，输出电压下降的拉电流负载特性。在使用TTL电路时，要考虑拉电流负载对输出高电平的影响。（2）输入高电平，输出为低电平时。图2.35为输入高电平,输出低电平时的特性曲线和分析电路。在图2.17中，若输入端均为高电平，V2、V4管将饱和导通，V3管截止，输出为低电平。负载电流将从V4管集电极流入，ic4=iL。饱和时，V4管c-e间的电阻非常小，所以当负载电流iL增大时，输出电压uO上升比较缓慢，如图2.35(b)所示，曲线比较平坦。可见，此时的与非门可以承担较大的负载电流。但ic4增加太多，也会破坏电路的逻辑状态。这种现象实质就是当外接灌电流负载时，随着输出端灌电流负载的增大，输出电压升高的灌电流负载特性。在使用TTL电路时，要考虑灌电流负载对输出低电平的影响。图2.35输入高电平时输出特性曲线及分析电路

2.4.2其他常用TTL门电路

1．集电极开路门电路（OC门）

在实际应用中，有时要将n个门电路的输出端连接在一起，称为“并联应用”。图2.36是两个TTL与非门“并联应用”的示意图。当与非门1输出为高电平（L1=1）时，若与非门2输出为低电平（L2=0），就会有很大的电流I经R3、V3、VD3流入V′4管的集电极。

图2.36与非门并联应用

电流i成为与非门1的拉电流负载，同时也是与非门2的灌电流负载。i过大一方面会使与非门2的输出低电平状态受到破坏（使L2=1）；另一方面可能使与非门1的V3管烧坏。所以，实际应用中这种接法是不允许的。为了既满足门电路“并联应用”的要求，又不破坏输出端的逻辑状态和不损坏门电路，人们设计出集电极开路的TTL门电路，又称“OC门”，如图2.37所示。图2.37集电极开路与非门

集电极开路的门电路有许多种，包括集电极开路的与门、非门、与非门、异或非门及其他种类的集成电路。“OC门”的逻辑表达式、真值表等描述方法和普通门电路的完全一样。它们的主要区别是：“OC门”的输出管V4集电极处于开路状态。在具体应用时，必须外接集电极负载电阻RL。如图2.38所示，由于外接电阻RL的功率相对较大，当输出端采用“并联”连接时，既能保证不会因输出电流i过大而烧坏器件，又能满足输出信号“与”的逻辑关系（当与非门1输出高电平1，与非门2输出低电平0时，输出端L将被钳位在低电平0）。此种逻辑关系称为“线与”，图2.38“OC门”线与接线图

现在介绍OC门外接集电极电阻RL值的计算方法。如图2.39所示，有n个OC门的输出端“线与”，并接有m个与非门作为负载，每个与非门负载有K个输入端。如图2.39（a）所示，当所有OC与非门输出端均为高电平VOH时，流过RL的电流应最小，用IRLmin表示。IOH表示OC与非门输出管V5的反向漏电流，则IRLmin=nIOH+Mkiih为保证OC与非门输出电平不低于输出高电平的最小值VOHmin,，必须使5V—IRLminRL≥VOHmin，则最大负载电阻RLmax=（5V-VOHmin）/（nIOH+mKIIH）。图2.39OC门集电极电阻计算示意图

如图2.39(b）所示，当OC与非门输出均为低电平VOL时，OC与非门电路的负载电流IIL将全部灌入OC与非门用IRLmax表示(IRLmax=nILO—mKIIL)。若其中只有一个OC与非门输出端为低电平0，其他OC与非门输出端为高电平1，那么线与的结果应为0。但输出端为低电平的OC与非门将承受最大灌电流，这是线与关系中最不利的情况。为了保证输出低电平不大于输出低电平的最大值vOLmax，必须使5V—IRLmaxRL≤VOLmax，则最小的负载电阻RLmin=（5V—VOLmax）/IRLmax=（5V—VOLmax/nIOLM—mKIIL）。其中IOLM为每个集电极开路与非门所允许的最大负载电流。

由以上分析可知，RL的取值范围应为RLmin＜RL＜RLmax。参数IOH、IOL、VOHmin、VOLmax和IIH、IIL都可以在手册上查出。

2．三态门一般逻辑门电路的输出只有0、1两种状态，而三态门的输出除了0、1两种状态之外，还有第三种状态——高阻抗状态。高阻抗状态并不表示逻辑意义上的第三种状态，它只表示在高阻抗状态时，门电路的输出阻抗非常大，输入与输出之间可以视为开路状态，即对外电路不起任何作用。在数字电路中，三态门是一种特别实用的门电路，尤其是在计算机接口电路中得到广泛应用。

图2.40为三态与非门原理示意图及其符号。三态与非门比一般的与非门多了一个控制端G。

当G=1时，此电路和一个普通的与非门电路完全相同（L=）；当G=0时，晶体管V3、V4均截止，输出端呈现高阻抗状态。输入与输出之间不满足与非逻辑关系，即输入与输出状态之间互不影响，输出端L的电平完全取决于与之相连的外电路的逻辑状态。图2.40三态与非门

在逻辑符号的控制端有小圆圈表示低电平时与非门有效输入和输出状态之间满足与非逻辑关系，若控制端为高电平，输出端处于高阻状态，不受输入端状态的逻辑控制。若控制端无小圆圈，控制电平正好相反。三态门的真值表如表2.4所示。表中×表示任意状态。在常用的集成电路中，有许多集成电路的输入端或输出端采用了三态门结构。在使用时，可根据实际需要用控制端实现电路间的接通与断开。

表2.4三态门真值表

控制

输入变量

输出变量GABL(1)0(1)0(1)0(1)0(0)100011011××

1110

高阻

在图2.41（a）中，当G=1时，门1有效，门2处于高阻状态；当G=0时，门2有效，门1处于高阻状态。实际应用中门1和门2可以是具有三态门控制的各种芯片。通过三态门的控制信号可实现数据的双向传输控制。在图2.41（b）中，当G=0时，门1有效，门2无效，信号由A传输至B；当G=1时，门1无效，2有效，信号由B传输至A。实际应用中，可根据需要选择具有双向传输功能的集成电路图2.41三态门应用示意图

在总线结构的应用电路中，数据的传输必须通过分时操作来完成，即在不同时段实现不同电路与总线间的数据传输。图2.41（c）中是带三态门的数据传输接口电路与总线连接示意图。通过控制端G来控制哪一个接口电路可以向公共数据总线发送数据或接收数据。根据总线结构的特点，要求在某一时段只能允许一个接口电路占用总线。通过对各接口电路G端的分时控制就能满足这一要求。

3．驱动电路在集成电路应用中，有时前级门电路不能直接驱动后级门电路或其他类型电路。此时，可采用专用集成驱动电路来提高前级门电路的负载能力。图2.42为集成驱动器74LS244的示意图，它由8个三态输出的缓冲/驱动电路构成，并分为两组。每组分别由三态允许控制端A和B控制。当A和B为低电平时，Y=A;当A和B为高电平时，输出端呈高阻状态。在表2.5中列出了74LS244八缓冲/驱动器的主要参数与74LS00四-二输入与非门的主要参数。通过比较发现，其输入/输出电压及输入电流的参数基本相同，但输出电流IOH和IOL增大了许多。图2.42集成驱动器74LS244

表2.5主要参数对照表

主要参数最小规定最大单位高电平输出电流74LS00

-400

uA74LS244

-15

mA地点平输出电流74LS00

8mA74LS244

24mA实际应用中还有BCD输入的驱动器、OC门输出的驱动器、带译码器的驱动器等。74LS244也可以作为接收输入数据的控制电路。常用74系列TTL门电路如表2.6所示。表中标有OC的门电路是指输出端集电极开路的门电路。品种代号

品种名称品种代号品种名称00四一二输入与非门12三一三输入与非门01四一二输入与非门（OC)

20双一四输入与非门02四一二输入或门21双一四输入与门03四一二输入或非门（OC)22双一四输入与非门（OC）04六反相器27三一三输入或非门05六反相器（OC)30八输入与非门06六高压输反相缓冲/驱动器（OC,30V)37四一二输入与非缓冲器

07六高压输同相缓冲/驱动器（OC,30V)40双一四输入与非缓冲器08四一二输入与门136四一二输入异或门（OC)10三一三输入与非门245

把双项总线发送/接收器表2·6常用TTL门电路器件表

2．4．3常用CMOS门电路

CMOS门电路的逻辑图、逻辑符号、逻辑表达式、真值表等描述方法与TTL门电路的完全一样，只是它们的电气参数有所不同，使用方法也有差异而已。常用的CMOS门电路在类型、种类上几乎与TTL数字电路相同，因此前面以TTL门电路为例所介绍的各种应用同样适用于CMOS门电路。这里仅介绍CMOS门电路的一些基本结构与特点，以加深了解两种系列门电路的相同与不同之处。图2.19和2.20所示是由CMOS电路构成的反相器、与非门和或非门。由图可见，COMS门电路与TTL门电路相比,除了结构及电路图不同外，它们的逻辑符号、逻辑表达式完全相同，且真值表（功能表）也完全相同。

1．CMOS开关电路图2.43是由COMS三态门构成的传输门电路。当控制端C=0时，=1，传输门TG截止，相当于开关断开，输出端呈高阻状态；当控制端C=1时，=0，传输门TG导通，相当于开关闭合，使uO=uI。由于CMOS三态传输门TG具有很低的导通电阻和很高的截止电阻，所以很接近理想开关电路。图2.43CMOS开关电路

2.44CMOS三态双向传输电路

2.CMOS三态双向传输电路图2.44为COMS三态门双向传输控制电路。当CMOS三态门1或2的控制端为高电平时，该门起传输作用，否则呈高阻状态。即当C=1时，三态门1接通，三态门2处于高阻状态，信号由D端送至Q端；当C=0时，三态门2接通，三态门1处于高阻状态，信号由Q端送至D端。某些集成电路就具有这种三态双向传输控制的功能，在计算机的接口技术中被广泛使用。

CMOS数字电路的特点有：（1）由于CMOS管的导通内阻比双极型晶体管导通内阻大，所以CMOS电路的工作速度比TTL电路的工作速度低。

（2）CMOS电路的输入阻抗很高，可达10MΩ以上，在频率不高的情况下，电路可以驱动的CMOS电路多于TTL电路。（3）允许CMOS电路的电源电压的变化范围较大，约在5～15V之间，所以其输出高、低电平的摆幅较大。与TTL电路相比，CMOS电路的抗干扰能力更强，噪音容限可达30%VDD(VDD为电源电压）。

4）由于CMOS管工作时总是一管导通，另一管截止，几乎不从电源汲取电流，因此CMOS电路的功耗比TTL电路小。5）因CMOS集成电路的功耗小，其内部发热量小，所以CMOS电路的集成度要比TTL电路高。

（6）CMOS集成电路的温度稳定性好，抗辐射能力强，适合于特殊环境下工作。（7）由于CMOS电路的输入阻抗高，使其容易受静电感应而击穿，所以在其内部一般都设置了保护电路。

3．CMOS集成电路使用注意事项（1）对于各种集成电路来说，在技术手册上都会给出各主要参数的工作条件和极限值，因此一定要在推荐的工作条件范围内使用，否则将导致性能下降或损坏器件。

(2)在使用和存放时应注意静电屏蔽。焊接时电烙铁应接地良好或在电烙铁断电情况下焊接。（3）COMS电路多余不用的输入端不能悬空，应根据需要接地或接正电源。为了解决由于门电路多余输入端并联后使前级门电路负载增大的影响，根据逻辑关系的要求，可以把多余的输入端直接接地当作低电平输入或把多余的输入端