杨志忠数电第可编程逻辑器件

主要要求：

了解可编程逻辑器件的基本结构与类型。了解GAL16V8和ispLSI1016的结构与用法。10.1可编程逻辑器件简介第1页/共36页第一页，共37页。一、可编程逻辑器件的概念与特点

是由编程来确定其逻辑功能的器件。ProgrammableLogicalDevice，简称PLD

●

逻辑电路的设计和测试均可在计算机上实现，设计成功的电路可方便地下载到

PLD，因而研制周期短、成本低、效率高，使产品能在极短时间内推出。

特点

●

用

PLD实现的电路容易被修改。这种修改通过对

PLD重新编程实现，可以不影响其外围电路。因此，其产品的维护、更新都很方便。

PLD使硬件也能象软件一样实现升级，因而被认为是硬件革命。●

较复杂的数字系统能用1片或数片

PLD实现，因而，应用

PLD生产的产品轻小可靠。此外，PLD还具有硬件加密功能。

●应用

PLD设计电路时，需选择合适的软件工具。第2页/共36页第二页，共37页。二、可编程逻辑器件的基本结构PLD的基本结构图输入电路与阵列输出电路或阵列输入项乘积项或项输入输出二、可编程逻辑器件的基本结构输入缓冲电路用以产生输入变量的原变量和反变量，并提供足够的驱动能力。

输入缓冲电路

(a)一般画法(b)PLD中的习惯画法(a)(b)AAAAAA第3页/共36页第三页，共37页。由多个多输入与门组成，用以产生输入变量的各乘积项。例如

CABCCABBAW7=ABCABCW0=与阵列PLD的基本结构图输入电路与阵列输出电路或阵列输入项乘积项或项输入输出二、可编程逻辑器件的基本结构第4页/共36页第四页，共37页。PLD器件中连接的习惯画法固定连接可编程连接断开连接PLD中与门和或门的习惯画法(a)(b)YCABCBAACBYYYCBA≥1第5页/共36页第五页，共37页。由多个多输入与门组成，用以产生输入变量的各乘积项。PLD的基本结构图输入电路与阵列输出电路或阵列输入项乘积项或项输入输出CABCCABBAW7=ABCABCW0=●●●●●●与阵列的

PLD

习惯画法二、可编程逻辑器件的基本结构第6页/共36页第六页，共37页。由图可得

Y1=ABC+ABC+ABCY2=ABC+ABCY3=ABC+ABC例如

ABC●●●Y3Y2Y1●●●●●●●●●●●●●与阵列或阵列PLD的基本结构图输入电路与阵列输出电路或阵列输入项乘积项或项输入输出由多个多输入或门组成，用以产生或项，即将输入的某些乘积项相加。二、可编程逻辑器件的基本结构第7页/共36页第七页，共37页。

由PLD结构可知，从输出端可得到输入变量的乘积项之和，因此可实现任何组合逻辑函数。再配以触发器，就可实现时序逻辑函数。PLD的基本结构图输入电路与阵列输出电路或阵列输入项乘积项或项输入输出

PLD的输出回路因器件的不同而有所不同，但总体可分为固定输出和可组态输出两大类。二、可编程逻辑器件的基本结构第8页/共36页第八页，共37页。

(一)

按可编程部位分类类型与阵列或阵列输出电路PROM(即可编程ROM)固定可编程固定PLA(即ProgrammableLogicArray，可编程逻辑阵列)可编程可编程固定PAL(即ProgrammableArrayLogic，可编程阵列逻辑)可编程固定固定GAL(即GeneticArrayLogic，通用阵列逻辑)可编程固定可组态

PROM、PAL和GAL只有一种阵列可编程，称为半场可编程逻辑器件，PLA的与阵列和或阵列均可编程，称为全场可编程逻辑器件。三、可编程逻辑器件的类型目前多用GAL。因为GAL可重复编程、工作速度高、价格低、具有强大的编程工具和软件支撑，并且用可编程的输出逻辑宏单元取代了固定输出电路，因而功能更强。第9页/共36页第九页，共37页。通常简称HDPLDFPGA实现数据处理能力强；阵列型HDPLD

实现逻辑控制的能力强。低密度PLD高密度PLD(即HighDensityPLD，简称HDPLD)阵列型HDPLD

现场可编程门阵列HDPLD

集成度>1000门的PLD称为HDPLD

(二)

按集成密度分类FieldProgrammableGate

Array，简称FPGA。PROM、PLA、PAL和GAL均属低密度PLD。第10页/共36页第十页，共37页。

ISP器件由于密度和性能持续提高，价格持续降低，开发工具不断完善，因此正得到越来越广泛的应用。在系统可编程逻辑器件普通PLD普通PLD需要使用编程器进行编程，

而ISP器件不需要编程器。

(三)

按编程方式分类即In-SystemProgrammablePLD

(简称ispPLD)第11页/共36页第十一页，共37页。四、典型可编程逻辑器件简介

采用CMOSE2PROM工艺，可电擦除、可重复编程。

(一)GAL16V8简介1.GAL16V8引脚图VCCGAL16V8I/OI/OI/OOEI/OI/OI/OI/OI/OCLKIIIIIIIIGND12345678910111220191817161514138个输入端8个I/O端1个时钟输入端1个输出使能控制输入端第12页/共36页第十二页，共37页。GAL16V8可编程与阵列(6432)1CLK2I3I4I5I6I7I8I9II/O19I/O18I/O17I/O16I/O15I/O14I/O13I/O12OE112.GAL16V8逻辑图输出逻辑宏单元(即

OutputLogicMacro-

Cell，简称OLMC)与阵列

输入电路第13页/共36页第十三页，共37页。可编程与阵列(6432)1CLK2I3I4I5I6I7I8I9II/O19I/O18I/O17I/O16I/O15I/O14I/O13I/O12OE112.GAL16V8逻辑图OLMC

中含有或门、D触发器和多路选择器等，通过对OLMC

编程可得到组合电路输出、时序电路输出、双向I/O端等多种工作组态。第14页/共36页第十四页，共37页。可编程与阵列(6432)1CLK2I3I4I5I6I7I8I9II/O19I/O18I/O17I/O16I/O15I/O14I/O13I/O12OE112.GAL16V8逻辑图与阵列的作用是产生输入信号的乘积项。其输入信号为8个输入端提供的原、反变量和8个反馈输入端提供的原、反变量。产生这些变量的哪些乘积项，则由对与阵列的编程决定。

时钟输入端，提供时序电路所需要的时钟信号。输出使能控制输入端。它作为全局控制信号控制各I/O端的工作方式。第15页/共36页第十五页，共37页。

是E2CMOS器件。每片含64个触发器和32个锁存器，工作频率分60MHz、80MHz、90MHz和110MHz四档。采用+5V电源。ispLSI/pLSI1016

(二)ispLSI/pLSI1016简介I/O2828I/O11I/O29I/O30I/O18I/O17I/O16I/O1I/O2I/O0I/O12I/O13I/O14I/O15I/O3I/O4I/O5I/O6I/O8I/O9I/O1027262524232221202918191716151413121110204041424344123465987313233343536373839I/O27I/O26I/O25I/O24I/O19I/O20I/O21I/O22I/O23IN3GNDGNDI/O7SDO/IN1SDI/IN0Y2/SCLKY1/RESETVCCIN2/MODEispEN/NCY0I/O31VCCispLSI1016PLSI1016TopView

isp1016外引线图

有44个引脚，即32个I/O

引脚、4个专用输入引脚(IN0

~IN3)、3个时钟输入引脚(Y0~Y2)、1个专用编程控制引脚(ispEN)和4个电源引脚(GND、VCC)

。第16页/共36页第十六页，共37页。4个引脚SDI/

IN0、SDO/IN1、

SCLK/Y2、MODE

/IN2与编程引脚复用。当编程控制引脚ispEN=1时，这4个引脚功能为IN0、IN1、Y2和IN2；当编程控制引脚ispEN=0时，这4个引脚为编程引脚，分别为SDI、SDO、SCLK和MODE。

是E2CMOS器件。每片含64个触发器和32个触发器，工作频率分60MHz、80MHz、90MHz和110MHz四档。采用+5v电源。

(二)ispLSI/pLSI1016简介I/O2828I/O11I/O29I/O30I/O18I/O17I/O16I/O1I/O2I/O0I/O12I/O13I/O14I/O15I/O3I/O4I/O5I/O6I/O8I/O9I/O1027262524232221202918191716151413121110204041424344123465987313233343536373839I/O27I/O26I/O25I/O24I/O19I/O20I/O21I/O22I/O23IN3GNDGNDI/O7SDO/IN1SDI/IN0Y2/SCLKY1/RESETVCCIN2/MODEispEN/NCY0I/O31VCCispLSI1016PLSI1016TopView

isp1016外引线图第17页/共36页第十七页，共37页。

是E2CMOS器件。每片含64个触发器和32个触发器，工作频率分60MHz、80MHz、90MHz和110MHz四档。采用+5v电源。

(二)ispLSI/pLSI1016简介I/O2828I/O11I/O29I/O30I/O18I/O17I/O16I/O1I/O2I/O0I/O12I/O13I/O14I/O15I/O3I/O4I/O5I/O6I/O8I/O9I/O1027262524232221202918191716151413121110204041424344123465987313233343536373839I/O27I/O26I/O25I/O24I/O19I/O20I/O21I/O22I/O23IN3GNDGNDI/O7SDO/IN1SDI/IN0Y2/SCLKY1/RESETVCCIN2/MODEispEN/NCY0I/O31VCCispLSI1016PLSI1016TopView

isp1016外引线图

Y1/Reset也是功能复用脚，用于时钟输入或系统复位控制。默认为系统复位端，若要用作时钟输入端，须通过编译器控制参数来定义。第18页/共36页第十八页，共37页。MODE/IN2全局布线区(GRP)isp1016结构框图Y0A0IN3I/O0I/O1I/O2SDO/IN1SDI/IN0ispEN/NCI/O3I/O4I/O5I/O6I/O7I/O8I/O9I/O10I/O11I/O12I/O13I/O14I/O15I/O31I/O30I/O29I/O28I/O27I/O26I/O25I/O24I/O23I/O22I/O21I/O20I/O19I/O18I/O17I/O16输出布线区输入总线输出布线区输入总线CLK0CLK1CLK2IOCLK0IOCLK1时钟分配网络A1A2A3A4A5A6A7B0B1B2B3B4B5B6B7SCLK/Y2Y1GLB主要由通用逻辑块(GLB)、全局布线区(GRP)、输出布线区(ORP)、输入总线、输入输出单元(IOC)、和时钟分配网络(CDN)等构成。第19页/共36页第十九页，共37页。通用逻辑块(即GenericLogicBlock，简称GLB)，是ispLSI/pLSI

芯片内部的基本逻辑单元，是最关键的部件，系统的逻辑功能主要由它来实现。GLB的结构框图与阵列控制逻辑乘积项共享阵列来自GRP的输入乘积项复位时钟直接输入输出到GRP、ORP或I/O四输出逻辑宏单元2162044一个GLB的功能相当于半个GAL16V8，但比GAL更强。1016有16个GLB(A0~A7和B0~B7)。第20页/共36页第二十页，共37页。MODE/IN2全局布线区(GRP)isp1016结构框图Y0A0IN3I/O0I/O1I/O2SDO/IN1SDI/IN0ispEN/NCI/O3I/O4I/O5I/O6I/O7I/O8I/O9I/O10I/O11I/O12I/O13I/O14I/O15I/O31I/O30I/O29I/O28I/O37I/O36I/O25I/O24I/O23I/O22I/O21I/O20I/O19I/O18I/O17I/O16输出布线区输入总线输出布线区输入总线CLK0CLK1CLK2IOCLK0IOCLK1时钟分配网络A1A2A3A4A5A6A7B0B1B2B3B4B5B6B7SCLK/Y2Y1GLB

全局布线区(又称集总布线区，即GlobalRoutingPool，简称GRP)，是可编程连线网络，通过它可将芯片内所有逻辑块及IOC相互连接。

输出布线区(即OutputRoutingPool，简称ORP)，它是能实现GLB和IOC之间互连的可编程互连阵列。输入总线的主要作用是把IOC的输入信号送到GRP。第21页/共36页第二十一页，共37页。MODE/IN2全局布线区(GRP)isp1016结构框图Y0A0IN3I/O0I/O1I/O2SDO/IN1SDI/IN0ispEN/NCI/O3I/O4I/O5I/O6I/O7I/O8I/O9I/O10I/O11I/O12I/O13I/O14I/O15I/O31I/O30I/O29I/O28I/O37I/O36I/O25I/O24I/O23I/O22I/O21I/O20I/O19I/O18I/O17I/O16输出布线区输入总线输出布线区输入总线CLK0CLK1CLK2IOCLK0IOCLK1时钟分配网络A1A2A3A4A5A6A7B0B1B2B3B4B5B6B7SCLK/Y2Y1GLB

输入输出单元(即I/O

Cell，简称IOC)，它具有输入、输出和双向I/O三种模式，每一种模式又有多种不同方式，可通过编程来进行选择。1016共有32个IOC。

时钟分配网络(即ClockDistributionNetwork，简称CDN)的作用是通过编程提供各部分所需的时钟。其输入信号由3个外时钟输入端(Y0~Y2)和一个可由用户定义的内部时钟输入端提供。第22页/共36页第二十二页，共37页。主要要求：

了解用PLD实现逻辑函数的原理。

了解用PLD设计逻辑电路的基本方法。

10.2可编程逻辑器件的应用第23页/共36页第二十三页，共37页。(一)PLD

的简单应用举例CBAL1L2L0

用PLD

实现逻辑函数L2=ABC+ABC+ABC+ABCL1=BC+BCL0=BC+BCCBAL1L2L0通过对与阵列编程可得到所需乘积项。通过对或阵列编程得到所需乘积项之和。L0=BC+BC由于任何一个组合逻辑函数均可表示为标准与或式，因此，理论上可用PLD

实现任何组合逻辑函数。

(一)PLD

的简单应用举例第24页/共36页第二十四页，共37页。(二)PLD

的应用方法

(二)PLD

的应用方法1.

PLD的基本设计方法设计准备宏元件库设计输入

●电路图●程序

设计处理●编译与优化●连接与适配功能仿真下载(编程)PLD设计流程图

设计过程第25页/共36页第二十五页，共37页。(1)

设计准备首先应分析设计要求，预估电路形式与规模，从而选择合适的PLD。一般所设计电路需用的I/O端数量和GLB数量不要超过所选芯片所能提供数量的80%。然后根据选定的PLD确定应采用何种设计开发工具。(2)

设计输入设计输入在软件开发工具上进行。对于低密度PLD，可采用象ABEL这样的简单开发软件，可采用逻辑方程输入方式。对于高密度PLD，可采用逻辑电路图、VHDL语言

(即超高速集成电路硬件描述语言)和波形图等输入方式。设计输入时，应尽量调用设计软件中所提供的元件。第26页/共36页第二十六页，共37页。(3)

设计处理开发软件首先对设计输入的文件进行“语法检查、编译和逻辑优化”。这一步通过后，将进行“连接与适配”，其作用是自动进行布局布线设计。

“连接与适配”通过后，将产生标准

JEDEC

文件。并自动生成一个有关设计信息的设计报告。它是按电子器件工程联合协会所制定的标准格式编写的关于器件编程信息的计算机文件，也称熔丝图文件，简称JED文件。把它下载到PLD中，即实现了逻辑电路。第27页/共36页第二十七页，共37页。(4)

功能仿真用以验证逻辑功能。(5)

下载(编程)普通PLD要用编程器进行下载：把待编程的器件插入编程器的插座内，使用编程器配套的编程软件就可以将JEDEC文件写入PLD芯片。对于ispPLD，不需要专用编程器，把用户电路板通过编程线与微机连接，利用菊花链下载软件，即可对ispPLD芯片进行在系统编程。即将JEDEC文件下载到器件中，使PLD具有所设计的逻辑功能。第28页/共36页第二十八页，共37页。[例]使用

ispLSI1016实现同步七进制计数器。2.

应用举例解：(1)

采用

SynarioSystem软件进行设计。

ispLSI1016是美国

Lattice公司的产品，可采用其支持软件

SynarioSystem进行设计。(2)

设计输入采用电路图输入方式。利用电路图输入环境下的绘图工具，并调用其元件库中的4位同步二进制计数器TTL163和与非门等输入下图。3D0D1D2D3TTL163Q0Q1Q2Q3EN1EN2LDCS1-5VCCCLOCKQ011VCCCAO1-21-11-31-41-71-6456Q1Q2Q3●●●●●●●这是软件中要求的输入输出端格式，其中的数字为用户所定义的输入输出引脚。第29页/共36页第二十九页，共37页。

(3)

利用SynarioSystem项目管理器窗口的操作完成设计处理与功能仿真。

(4)利用Lattice公司的“菊花链下载软件

IDCD”将上一步生成的JEDEL文件下载到东南大学雨