一种应用于数字高速接口电路全MOSFET结构基准源设计

本文格式为Word版，下载可任意编辑——一种应用于数字高速接口电路全MOSFET结构基准源设计

本文提出了一种应用于数字高速接口电路且采用工作在亚阈值区的pMOS晶体管和两级运放构成的参考基准源。该电路采用0.18um标准CMOS工艺，SynopsysHspice仿真结果说明：该电路输出参考基准电压为1.25V，在-55℃～125℃范围内温度系数小于10ppm/℃；该电路在3.3V电源电压下可以稳定工作，并且在广泛的频率范围内，具有很好的电源噪声抑制才能。电源电压从3.0V变化到3.6V，输出参考基准电压变化0.016%；该参考基准源具有很好的CMOS工艺兼容性和可移植性并可望应用于高精度、低功耗IC系统的设计研发。整个参考基准面积为0.024mm2，得志了数字高速接口的应用要求。

CMOS基准源；温度系数；亚阈区

0引言

基准源由于具有低温度系数的特性，因而被广泛应用于模拟和数字电路中。传统的带隙基准源利用与十足温度成正比的电路来抵消双极晶体管基极-放射极结的负温度特性，输出电压一般为硅的带隙电压1.25V左右。

随着深亚微米集成电路制造技术的不断进展，工艺线宽不断减小，传统的利用双极晶体管的带隙基准电压源将不再适应进展趋势。双极型晶体管设计基准源电路时会面临一些问题，如尺寸按等比例缩小，模型参数通常不能精确地提取，而且利用BiCMOS工艺的基准源，布局都较为繁杂，制造本金高。另一方面，CMOS工艺的基准参考源裁减了掩膜板层数，降低了本金，易于与数字电路集成，顺应了集成电路今后的进展趋势。工作在亚阈值区的MOSFET不仅电流分外小，而且适合在低电压下工作，适合用来设计高精度的参考基准源。这种布局将会广泛应用于各种模拟/混合集成电路中，譬如：高速接口电路、数据转换器、振荡器和锁相环电路以及其它模拟电路等。因此研究和设计标准CMOS工艺的高性能基准源是特别必要的。

本文设计为采用0.18um标准CMOS工艺的参考基准源电路。该电路主要包括：（1）采用亚阈值pMOS管作为温度补偿器件；（2）采用两级运放，通过负反应技术，产生一个和十足温度成正比的电流和一个和十足温度成反比的电流，并将二者叠加即可在电阻上产生一个与温度无关的电压，即参考基准电压。

1参考基准电路的温度特性分析

在低于某一偏置工作点以下，偏置于固定漏电流的MOSFET的栅源极电压会以准指数关系随温度的降低而降低。因此，可以使用MOSFET的栅源极电压取代双极型晶体管的VBE，设计基准参考源。本文给出的电路布局如图1所示，用二极管连接的亚阈值pMOS器件M1、M2代替传统带隙基准源中的双极晶体管。旁路电容Cdy用于减小高频电源噪声。CL为等效负载电容。M6，M7，M8构成启动电路。

启动电路工作原理为：M6，M7为两个分压二极管，给M8确定的栅压。当电路上电瞬间M8源极电位很低使管子导通，给M2、R2充电，电路开头进入正常工作状态，M8因源极电位逐步升高而截适选中取R0与R2的比例关系，可得到与温度无关的基准电压[4-5]。

2运算放大器设计

由于两级运放具有高增益、高输出摆幅、低噪声等优点且pMOS差分输入比较nMOS差分输入对失配更低[6]，所以参考基准电路中的运算放大器采用pMOS差分输入两级运算放大器。

基于上述的分析，选择pMOS管做第一级的差分输入对管，其次级是由pMOS管构成电流源负载的nMOS管共源放大器，如图2所示。该运算放大器是由两个单级运算放大器构成：差分输入级采用pMOS输入对管，nMOS电流镜作为负载管，梦想电流源（可以由参考基准电路实现）为电路供给偏置。电容Cc和Rc构成频率补偿电路，连接在共源级的输入和输出之间作为弥勒补偿。频率特性仿真结果表示：运放的增益为81.4db，相位裕度81.9℃，如图3所示。

3仿真结果

本设计基于0.18μm标准CMOS工艺，采用SynopsysHspice仿真器仿真。如图4所示，电源电压3.3V，温度范围-55℃～125℃，温度系数为5.3ppm/℃；室温下，参考基准电压为1.2504V。如图5所示，参考基准电路启动时间小于2us。如图6所示，电源电压从3.0V变化到3.6V，参考基准电压变化0.016%，在1kHz频率范围内，电源噪声抑制比为-93db。

4测试结果

以上设计在0.18um标准CMOS工艺上举行了流片测验，结果证领略实现的切实性。测试结果平均值为1.27V，偏差在2%以内，-55℃～125℃温漂范围内的基准电压变化在30mV以内，电路根本具备带隙特性，但正温度系数补偿量偏高，如图7所示。测试结果与设计仿真能够较好地符合。该电路单元得志高速接口系统中基准源的设计要求。整个接口系统芯片如图8所示。

温度（℃）

6结论

本文提出了一种全MOSFET布局参考基准源电路。该电路采用工作在亚阈值区的pMOS晶体管和两级运放构成。基准源片面面积为0.024mm2。经流片验证，测试结果与仿真结果根本相符，并在高速接口电路系统中获得了实际应用。基准电路采用纯CMOS（下转第334页）（上接第89页）数字工艺技术，具有很好的工艺兼容性和可移植性。

[1]王晗，叶青.0.6V电源电压的CMOS基准源设计及稳定性分析[J].半导体学报，2022，27（8）：1508-1512.

[2]余国义，邹雪城.一种别致的高电源抑制比亚阈值