数字逻辑电路练习

经典word整理文档，仅参考，双击此处可删除页眉页脚。本资料属于网络整理，如有侵权，请联系删除，谢谢！1.选择填空1）组合逻辑电路是由（）构成。A、门电路B、触发器、门电路和触发器）构成。D、计数器D、计数器D、触发器2）时序逻辑电路是由（A、门电路B、触发器、门电路和触发器）决定。3）组合逻辑电路的输出是由（A、输入状态B、输入和现态C、门电路和触发器4)十进制数98对应的二进制数为（）A、01011110B、01100010C、11000100D、011001005）７４ＬＳ20是（）与非门。A、二－４输入Ｂ、四－２输入Ｃ、二－２输入Ｄ、四－４输入6）７４ＬＳ04是（）与非门。A、二－４输入Ｂ、四－２输入Ｃ、六反相器Ｄ、四－４输入7）1）７４ＬＳ10是（）与非门。A3输入与非门Ｂ、四－２输入Ｃ、二－２输入Ｄ、四－４输入8）７４ＬＳ00是（）与非门。A、二－４输入Ｂ、二－２输入Ｃ、四－２输入Ｄ、四－４输入9).在下列逻辑部件中，属于组合逻辑电路的是（A、计数器B、数据选择器10).在下列逻辑部件中，不属于组合逻辑电路的是（A)计数器B)数据选择器11）在函数F=AB+AC+BCF=1的状态有（）。C、寄存器）。D、触发器C)加法器D)编码器）个。A、2B、4C、6D、712）在函数Y=ABC+A、2B、4F=0的状态有（C、6）个。D、713）边沿控制触发的触发方式为（A、上升沿触发B、下降沿触发C、可以是上升沿触发，也可以是下降沿触发D、可以是高电平触发，也可以是低电平触发14）电平控制触发触发器的触发方式为（）。B、下降沿触发C、可以是上升沿触发，也可以是下降沿触发）。A、上升沿触发D、可以是高电平触发，也可以是低电平触发15）半加器的逻辑功能是（A、两个二进制数相加）。B、两个同位的二进制数相加C、两个二进制数的和的一半16）全加器的逻辑功能是（A、两个二进制数相加D、两个同位的二进制数及来自低位的进位三者相加）。B、两个同位的二进制数相加C、两个二进制数的和的一半D、两个同位的二进制数及来自低位的进位三者相加17)组合逻辑电路（）。A、具有记忆功能D、以上都不对B、没有记忆功能C、有时有记忆功能，有时没有C、有时有记忆功能，有时没有18)时序逻辑电路（A、具有记忆功能D、以上都不对）。B、没有记忆功能19)对于三变量逻辑函数，最小项有（A、1B2C、420)对于四个变量逻辑函数，最小项有（A、4B8C、16）个。D8）个。.D、3221）组合逻辑电路某一时刻的输出状态，与该时刻之前的输入信号（A、有关B、无关C、有时有关，有时无关、以上都不对22）经过有限个CP，可由任意一个无效状态进入有效状态的计数器是（A、能B、不能C、不一定能D、以上都不对23）经过有限个CP，不能由任意一个无效状态进入有效状态的计数器是（A、能B、不能C、不一定能D、以上都不对24）计算机键盘上有101个键，若用二进制代码进行编码，至少应为（A)6B)7C)8D)5125）-102的原码是（A)01100110B、11100110）。）自启动的计数器。）自启动的计数器。）位。）。C、10011001D、10011011或二、判断题1.与非门、或非门和非门都具有2个输入端和一个输出端。（）2.两个函数若是相等，他们的逻辑表达式一定相同（3..两个函数若是相等，它们的真值表一定相同。（4.两个函数若是相等，他们的逻辑电路图一定相同（5.在或门电路后面加上非门，就构成了或非门电路。（））））6.在同或门电路后面加上非门，就构成了异或门电路。（7.3线—8线译码电路是三—八进制译码器。（8.非门可以用与非门代替。（））））9.触发器有两个稳定状态，一个是现态，一个是次态。（10.触发器有两个稳定状态，一个是0态，一个是1态。（）11.触发器有三个稳定状态，一个是0态，一个是1态，一个是不定状态。（）12.同步D触发器的Q端和D端的状态在任何时刻都是相同的。（13.主从JK触发器和边沿JK触发器的特性方程是不相同的。（））14.当时序逻辑电路进入无效状态后，若能自动返回有效工作状态，该电路能自启动。（）15.当时序逻辑电路进入无效状态后，若不能在下一个时钟脉冲作用后自动返回有效工作状态，就说该电路不能自启动。（）16.时序逻辑电路的特点是在任何时刻的输出不仅和输入有关，而且还取决于电路原来的状态。（17.时序逻辑电路的特点是在任何时刻的输出只与输入有关，而与电路原来的状态无关。（））18.同步触发器一定要有直接“置位端”和直接“复位端”。（）三、填空题1.与门、或门和非门都具有多个输入端和（）个输出端。2.（100）=（）；2（100）=（）8421BCD3.有N个变量组成的最小项有（）个。4.基本RS触发器的特征方程为（）,约束条件是（），一个是（）。）。5.触发器有两个稳定状态，一个是（6.格雷码特点是任意两个相邻的代码中有（7.主从JK触发器和边沿JK触发器的特性方程是（）位二进制数位不同。）同的。8.全加器是指能实现两个加数和（9．时序逻辑电路的输出不仅与（）数相加的算术运算逻辑电路。）有关，而且与（）有关。），输出端数目（10.一个24线译码器，其输入端的数目（）。四、分析题1.分析如图所示的组合逻辑电路的功能AF&11F3F2B&12．触发器电路如下图所示，试根据图中J的波形，对应画出输出端Q的波形，并写出Q的状态方程。设触发器的初始状态均为0。QCCP”ACPDQ3．触发器电路如下图所示，试根据图中、的波形，对应画出输出端的波形，并写出Q的状态方程。设触发器的初始状态均为0。CCPD4.已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）123456JKQCPQY5、触发器电路如下图所示，设初始状态=0，试画出在作用下、的波形。&YQQQYQ1CP11J1DC1Q0Q1C11KCP.6.分析时序电路的逻辑功能。0Q1Q2Q10Q2解：（1）驱动方程式：（2）状态方程：（3）计算、列状态表：QQQQQn00（4）画状态图、时序图：（5）电路功能：7.分析时序电路的逻辑功能。解（1）驱动方程式：(2)状态方程：(3)计算、列状态表：QQQQQ0（4）画状态图、时序图：(5)电路功能：8.分析时序电路的逻辑功能。解：（1）驱动方程式：(2)状态方程：(3)计算、列状态表：QQQQQ0（4）画状态图、时序图：（6）电路功能：9.分析时序电路的逻辑功能。&&C1解：（1）驱动方程式：(2)状态方程：(3)计算、列状态表：QQQQn110CP010.将下列逻辑