第9章数字接口实例和分析

第9章数字接口实例和分析数字接口实例1——STBUS总线ST-BUS总线是一种时分复用总线，它用严格的时钟关系进行帧的定位（同步）和比特的定位（同步），这种总线在数字电路交换系统中得到了广泛的应用。各种语音、数据信息按照时分复用的方式在总线中传输、交换。数字接口实例1——STBUS总线帧时钟信号、比特时钟和数据时序关系用户A用户BFPGATP3067TP3067

控制模块时隙交换实现框图TP3067时序图数字接口实例2——复接分接接口设计

数字复接的定义为将两个或多个低速数字流合并成一个高速数据流的过程、方法。它是提高线路利用率的一种有效方法。例如，我们把4路2Mbps的数据流合并成一条8Mbps的高速数据流，就是数字复接。而把高速数据流分解为多路低速数据流，就是数字分接。复帧结构RAM1_ARAM2_ARAM选择复接

地址产生单元Sti1Sti2StoRAM2_BRAM1_B2M/4M变换数字复接RAM1_ARAM2_ARAM选择选择器

地址产生单元StiSto1选择器Sto2RAM2_BRAM1_B4M/2M变换数字分接

状态相应动作状态0Sti1写入RAM1ASti2写入RAM2ASto从RAM1B中读取数据状态1Sti1写入RAM1ASti2写入RAM2ASto从RAM2B中读取数据状态2Sti1写入RAM1BSti2写入RAM2BSto从RAM1A中读取数据状态3Sti1写入RAM1BSti2写入RAM2BSto从RAM1B中读取数据数字复接状态

状态相应动作状态0Sti写入RAM1ASto1从RAM1B中读取数据Sto2从RAM2B中读取数据状态1Sti写入RAM2ASto1从RAM1B中读取数据Sto2从RAM2B中读取数据状态2Sti写入RAM1BSto1从RAM1A中读取数据Sto2从RAM2A中读取数据状态3Sti写入RAM2BSto1从RAM1A中读取数据Sto2从RAM2A中读取数据数字分接状态数字接口实例3——I2C接口设计I2C(Inter－IntegratedCircuit)总线是一种由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备。I2C总线产生于在80年代，最初为音频和视频设备开发，如今主要在服务器管理中使用。起始和结束条件I2C总线传输及响应X9241操作时序X9241操作指令

指令

指令格式I3I2I1I0P1P0R1R0读WC10011/01/0--写WC10101/01/0--读DR10111/01/01/01/0写DR11001/01/01/01/0DR->WC11011/01/01/01/0WC->DR11101/01/01/01/0AllDR->WC0001--1/01/0AllWC->DR1000--1/01/0递增/减00101/01/0--数字接口实例4——UART接口设计通用异步收发器UART：（UniversalAsynchronousReceiverandTransmitter）典型的芯片有：Intel8250/8251,16550“串行通信”是指外设和计算机间使用一根数据信号线(另外需要地线),数据在一根数据信号线上一位一位地进行传输，每一位数据都占据一个固定的时间长度串行通信物理的传输比特同步（接收方能正确接收比特）和处理器如何沟通（速率匹配、总线转换）帧同步（接收方能正确接收帧、报文）需要思考的问题发送、接收时钟可以有一定误差，为什么？帧同步和比特同步Idel：空闲状态Start_rx：搜索到开始位状态Edge_rx：采样边沿状态Shift_rx：移位状态Stop_rx：等待停止位状态Rxovf：错误状态接收机状态设计处理器接口设计（读操作）处理器接口设计（写操作）地址译码vhdl关键代码FPGA_Cs<=Cpu_MtrobeorAddress_High(21)orAddress_High(20)orAddress_High(19)or(notAddress_High(18));process(FPGA_Cs,Cpu_RW)beginif(FPGA_Cs'eventandFPGA_Cs='1')thenif(Cpu_RW='0')thencaseAddress_Low(3downto0)iswhen"0000"=>if(Data_Cpu="10100101")thenChannel_ControlOne<='1';--Led_ControlOne<='0';elseChannel_ControlOne<='0';--Led_ControlOne<='1';endif;

when"0001"=>

。。。。。。。。。。。

whenothers=>endcase;endif;endif;endprocess;写操作关键代码process(CS_FPGA,RW_mpu,Data_Cpu,EData)beginif(CS_FPGA='0')thenif(RW_mpu='1')thencaseAddress_Low(3downto0)is when"0000"=> Data_Cpu<=REG_WLEDA; when"0001"=> Data_Cpu<=REG_WLEDB; whenothers=> Data_Cpu<="ZZZZZZZZ"; endcase;

elseData_Cpu<="ZZZZZZZZ";endif;endif;endprocess;读操作关键代码0：Register1：TData发送数据寄存器

1：Register2：Rdata接收数据寄存器

2：Register3：Configure1控制寄存器13：Register4：Configure2控制寄存器24：Register5：InterFlag状态寄存器

寄存器定义

比特位

定义

描述D3-D0

波特率选择000012