计算机组成原理试题集

第一章计算机系统概述

一.填空题

1.冯.诺伊曼机的设计思想是。

2.在计算机术语中，将ALU控制器和存储器合在一起称为。

3.计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般

机器级、操作系统级、级、级。

4.计算机的软件通常分为和两大类。

5.计算机系统中的存储器分为内存和o在CPU执行程序时必须将指令放存在

________中。

6.用来管理计算机系统的资源并调度用户的作业程序的软件，负责将高级语言的

源程序翻译成目标程序的软件称为o

7.计算机存储器的最小单位为o1K容量的存储器能够存储个这样的

基本单位。

8.将计算机中一部分软件永恒地存在只读存储器中称为o

9.完整的计算机系统应包括和。

10.汇编语言是一种面向机器的语言，对依赖性强，用汇编语言编制的程序的执

行

速度比高级语言。

11.计算机的硬件包括运算器、控制器，存储器、和五部分

12.计算机硬件的技术指标主要包括、存储容量和«

13.输入输出设备和辅助存储器统称为。

14.常用的辅助存储设备包有和等。

15.计算机能够唯一执行的语言是。

解答：

1.

2.

3.

4.

5.

6.

7.

8.

9.

10.

11.

12.

13.

14.

15.

二.综合应用题

解答：

三.设计分析

解答：

第二章运算方法和运算器

一,填空题

1.已知冈*卜=0100110,则冈尿=，真值=

2.A的ASCII码为41H,如果用偶校验码校验，最高位为校验位，则编码为。

3.在变形补码进行加减法运算时，若运算结果中两个符号位,表示发生了溢出。

若结果的两个符号位为表示发生了正溢出。

4.已知凶朴=11011010,其中最高位为符号位,则［2X、=

[3)X1=__________

5.在单符号位进行加减法运算时，若,表示发生了溢出。

6.数的真值变成机器码可采用原码表示法，反码表示法，表示法，表示

法。

7.机器字长为32位，定点表示时，数符1位，尾数31位。贝U：定点整数表示时，

最大正数值=，最小负数值=.

8.若浮点数x的IEEE754标准存储格式为(41360000)16，其浮点数的卜进制数

值为O

9.(20.59375)1。的IEEE754标准32位浮点数的十六进制存储格式为

的标准位浮点数的十六进制存储格式为

10.(5^2)10IEEE75432

11.(-4120)x0的IEEE754标准32位浮点数的十六进制存储格式为

12.将十六进制的IEEE754单精度浮点数存储格式42E48000转换成十进制数，其十进制数

值

为。

13.假设由S,E,M三个域组成的一个32位二进制字所表示的非规格化浮点数x，真值表示为：

X=(-1)SX(1.M)X2ET28它所表示的最大正数为

、最小正数为。

14.假设由S,E,M三个域组成的一个32位二进制字所表示的非规格化浮点数x，真值表示为:

X=L1)SX(1.M)X2E但它所表示的最大负数为、

最小负数为是多少。

15.设某机字长为8位(含一位符号位)，若冈,卜=11001001,则x所表示的十进

制数的真值为,[(¥l)xN=。

16.带符号位的编码方式中，零的表示唯一的有码和码。

17.机器数为补码表示，字长16位(含一位符号位)，用十六进制写出对应整数定点机的最大

整数补码是，最小负数补码是。

18.在整数定点机中，采用1为符号位，若寄存器的内容为10000000。当它表示为原码是,

其

对应的真值为;当它表示为补码时，其对应的真值为。(答案均用十进制

表示)

19.一个浮点数，当其尾数右移时，欲使其值不变，阶码必须0尾数右移一位，阶

码。

20.机器数字长为8位(含1位符号位)，当x=-127(十进制)时，冈朴=

_,

冈移=O

21.机器数字长为8位（含1位符号位），若机器数为81H,当它表示原码时，等价的十进制

整数

为,当它表示为补码时等价的十进制整数为。

22.设机器代码为FCH,机器数为补码形式（1位符号位），则对应的十进制真值为（

真值用十进制表示），其原码形式为（原码用十六进制表示）。

23.设x=-2532,则冈朴=,［（1/2冈,卜=

24.设x=-2532,贝，［（皿）用卜=

25.一个具有二级先行进位的32位ALU电路需要片74181芯片和片

74182芯

片。

26.原码的符号位为1,该数为负数。若补码的符号位为1,则该数为:若移码的符

号

位为1,则该数为»

27.若冈*=1.0000000,则*=,若冈朴=100000

00,贝x=o

28.原码的移位规则是符号位不变，数值部分左移或右移，移出的空位填“0”。

补码的移位规则是补码的左移时符号位不变,数值部分左移，最低位移出的空位填

补码右移时符号位不变，数值部分右移，最高位移出的空位填

29.补码的数值部分不变，符号取反，即得码，补码包括符号位在内各位取反末位

加1得O

30.x=+011,y=+110,求和［x—丫］移=。

解答：

1.

2.

3.

4.

5.

6.

7.

8.

9.

10.

11.

12.

13.

14.

15.

16.

17.

18.

19.

20.

21.

22.

23.

24.

25.

26.

27.

28.

29.

30.

二,综合应用题

1.一知x=0.10011101,y=-0.1110,用不恢复余数阵列除法器计算

2.设某机字长为8位，给定十进制数：x=+49,丫=一74。试按补码运算规则计算下列各

题

,并判断溢出情况。

（1）冈补一M补（2）［—x］补+［W

2冈补

3.设x=-15,y=-13,输入数据用补码表示，用带求补器的补码阵列乘法器求出乘积xX

y=

?并用十进制数乘法验证。

4.已知x=0.10011101,y=0.1110,用不恢复余数法求xOy（计算出商和余数）。

5,设x=+15,y=—13,用带求补器的原码阵列乘法器求出两数的乘积

xXy=?。并用十进制数乘法验证。

6.已知x=+0.10101,y=+0.11110,请用加减交替法求x+y(计算出商和余数，商值计算

到小数点后面5位)。

7.®x=2010X0.11011011,y=2100X(-0.10101100),利用

浮点数运算器的运算方法计算

x+y。(提示：浮点运算器的运算步骤为0操作数的检查、比较阶码大小并完成对阶

、尾数进行加或减运算、结果规格化并进行舍入处理。)

8.一知x=0.10110,y=0.111,请用不恢复余数法计算(计算出商和

余数，商值计算到小数点后面3位)。

9.知x=-0.01111,y=+0.11001,计算x+y,要写出详细过程步骤,如果有溢出,要进行

溢出检测。

10.已知x=-0Qllll,y=+0.U001,求:

①[x]»b，[―x]ib，[y]#,[—y]»：②x+

y,x-y,判断加减运算是否溢出。

11.设有两个十进制数：x=-0.875X21,y=0.625X22,,

⑴将x和y的尾数转化为二进制补码形式；

⑵设阶码2位，阶符1位，数符1位，尾数3位。通过补码运算规则求出z=x-y的二

进制

浮点规格化结果。

12.有两个浮点数Ni=»XSi,N2=2j2x

S2,其中阶码用4位移码、尾数用8位原码表示(含1位符号位)。设jl=(ll)2

,S1=(+0.0110011)2,j2=(-10)2,S2=(+0.

1101101)2,求N1+N2,写出运算步骤及结果。

13.设两个浮点数Ni=2iTxSi,N2=2j2x

S2.其中阶码3位(移码)，尾数4位，数符1位。设：

jl=(-10)2,Si=(+0.1001)2

j2=(+10)2,52=(+0.1011)2

求：MX%,写出运算步骤及结果，积的尾数占4位，按原

码阵列乘法器计算步骤求尾数之积。

14.已知二进制数x=0.10110,y=-0.10011,设计算机字长为8位(其中1位符号位)，试

用

双符号位的补码定点小数计算求x+y,x—y的值，并判断是否溢出。

15.已知x=0.1011,y=-0.1010,用原码一位乘法求xXy的值，要求写出计算机中的运算

步

骤。

解答：

1.

2.

3.

4.

5.

6.

7.

8.

9.

10.

11.

12.

13.

14.

15.

三.设计分析

1.设计一个无符号位的二位二进制乘法器。可以任意选择若干一位二进制全加器和各种基

本逻辑门电路。

2.有若干74181和74182器件，可以任意选择以上两种器件设计以下两种方案的32位

ALU（只

需画出进位之间的联系），并比较两种方案的速度及集成电路片数。

⑴采用单重分组（组内并行进位，组间串行进位）进位结构：

（2）采用双重分组（二级先行进位）进位结构。

解答：

1.

2.

第三章内部存储器

一.填空题

1.一个4路组相联Cache由64个行组成；主存储器包含4K个块，每块128个字。存储系

统按字

寻址。则内存地址需要（）位二进制数来表示、其中标记位有（）位。

2.在全相联映射方式中，主存的某一块可以拷贝到Cache中的（），Cache的命

中率（

3.存储器和CPU连接时，要完成地址总线的连接：（）总线的连接和（)

控制的连接，方能正常工作。

4.主存储器容量通常以KB表示，其中K=:硬盘容量通常以GB表示，其中G=K。

5.主存储器的性能指标主要是（）、（）、存储周期和存储器带宽。

6.某存储器有4个模块，每个模块的容量为256Kx32位，存储周期为200ns，总线传送周

期

为50ns,一个存储周期读出4个字节，则数据总线有条，现CPU要从此存储器

中连

续读取4个字，四个模块采用交叉方式需要时间为（）ns

7.某计算机的页式虚存管理中，采用长度为32字的页，内存中共有64个物理页，而逻辑

页

共有1024个，则虚拟地址共有（）位，物理地址共有（）位。

8.某存储器容量为32字，字长64位，模块数m=4,分别用顺序方式和交叉方式进行组织。

存

储周期T=200ns,数据总线宽度为64位，总线传送周期T=50ns。顺序存储器的带宽是（

）,交叉存储器的带宽是（）。

9.主存与cache的地址映射有全相联映射，（）和（）三种方式。

10.一个组相联映射的Cache,有128个行，每组4块。主存共有16384个块，每块64个字,

则

主存地址共（）位，其中组地址应该为（）位。

11.广泛使用的（）和（）都是半导体随机读写存储器。前者的速度比后者

快

,但集成度不如后者高。

12.双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（）并行技术

,后者采用（）并行技术。

13.对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多

级存储体系结构，即主存、（）和（）。

14.高级的DRAM芯片增强了基本DRAM的功能，存取周期缩短至20ns以下。举出两种高

级DRAM

芯片，它们是（）、（）。

15.一个组相联映射的Cache,有128个行，每组4块。主存共有16384个块，每块64个字,

则

主存地址共（）位，其中主存字块地址应为（）位。

16.虚拟存储器分为页式、（）式、（）式三种。

17.反映主存速度指标的三个术语是存取时间、（）和（）。

18.某计算机字长32位，其存储容量为64MB,若按字编址，它的存储系统的地址线至少需

要

（）条。

19.CPU可以直接访问（）和Cache,但不能直接访问（）。

20.虚拟存储器系统中，CPU根据指令生成的地址是（），经过转换后的地址是

（

）。

21.存储器的容量单位中，1KB=（）B,1GB=（）Bo

22.一个四路组相联Cache共有64个块，主存共有8192块，则主存地址中标记为有（

）位，组号（）位。

23.如果Cache有128个行，则直接映射方式下,主存的第i块映射到Cache的第（）

行。

24.•个n路组相联映射Cache,Cache共有M个行。当n=l时，该Cache变成（）

映

射，当n=M是，该Cache又变成（）映射。

25.由1024X1024阵列构成IMXI位DRAM存储芯片的刷新周期为8ms,读写周期为1吟

若采

用集中式刷新需要（）2进行正常读写操作，（）因进行刷新操作。

26.欲组成一个64KX16位的存储器，若选用32Kx8位的芯片，共需（）片，若

选用

16Kxi位的芯片，共需（）片。

27.写操作时，对Cache和主存单元同时修改的方法称为（），若每次只暂时写

入C

ache,直到替换时才写入主存的方法称为（）。

28.虚拟存储器通常由主存和（）两级组成，为了要运行某个程序，必须把（

）映射到主存的物理地址空间。

29.由16KB的Cache和16MB的内存构成的存储系统的存储容量为（)

30.一个组相联映射的Cache,有128个行，每组4块。主存共有16384个块，每块64个字，

则

主存地址中组地址应该为（）位，Cache地址共（）位。

解答：

1.

2.

3.

4.

5.

6.

7.

8.

9.

10.

11.

12.

13.

14.

15.

16.

17.

18.

19.

20.

21.

22.

23.

24.

25.

26.

27.

28.

29.

30.

二,综合应用题

1.设存储器的容量为32字，字长为64位，模块数m=4,分别利用顺序方式和交叉方式进

行组

织.存储周期T=200ns,数据总线宽度为64位，总线传送周期匕50ns,•问顺序存储器和交叉

存

储器的带宽各是多少？

2.一个Cache由256行构成，主存包含4096个块，每块由256个字组成。访存地址为字地

址。

(1)求一个主存地址有多少位？一个cache地址有多少位？

(2)在全相联映射方式设计主存地址格式(即主存地址分为几段，每段几位)。

⑶在直接映射方式设计主存地址格式(即主存地址分为几段，每段几位)。

(4)在4路组相联映射方式设计主存地址格式(即主存地址分为儿段，每段几位)。

3.一个组相联映象Cache由64行构成，每组包含4个行。主存包含4096个块，每块由128

字组

成。访存地址为字地址。

(1)求-一个主存地址有多少位？一个cache地址有多少位？

(2)计算主存地址格式中，区号、组号、块号和块内地址字段的位数。

4.CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次,

已

知cache存取周期为50ns,主存为250ns。

求cache/主存系统的效率和平均访问时间。

5.某计算机系统的内存系统由cache和主存构成，cache的存取周期为50ns,主存的存取周

期为250ns。已知在一段给定的时间内，CPU共访问内存系统5000次，其中250次访问到

主存。

问

(1)cache的命中率是多少？

(2)CPU访问内存系统的平均时间是多少？

(3)cache一主存系统的访问效率是多少？

6.设有一个cache的容量为2k字，每行为16字，求：

(1)该cache可容纳多少个行？

(2)如果主存容量为256k字，则有多少个块？

(3)主存的地址有多少位？Cache的地址有多少位？

(4)在直接映射方式下，主存中的第i块映射到Cache中的哪一个行中？

(5)进行地址映射时，存储器的地址分成哪几段？各段分别有多少位？

7.设存储器容量为64M字，字长为64位，模块数m=8,分别用顺序和交叉方式进行组织。

存

储周期T=100ns,数据总线宽度为64位，总线传送周期?=50ns。

求：顺序存储器和交叉存储器的带宽各是多少？

8.设主存容量512KB,Cache容量4KB,每个块16个字，字长32位。

(1)Cache地址多少位？Cache共有多少行？

(2)主存地址多少位？可容纳多少个块？

(3)在直接地址映射方式下，主存的第几个块映射到Cache中的第5块(设起始块是

第1

块)。

(4)画出直接映射方式下主存地址地段中各段的位数。

9.设主存容量512KX16位，Cache容量4096X16位，块长4个16位的字，访存地址为字

地址

O

(1)直接映射方式下，设计主存的地址格式。

(2)全相联映射方式下，设计主存的地址格式。

(3)二路组相联映射方式下，设计主存的地址格式。

(4)若主存容量为512KX32位,块长不变，在四路组相联映射方式下，设计主存的

地址

格式。

10.某计算机的主存地址空间大小为256M,按字节编址。指令Cache分离，均有8个Cache

行，

每个Cache行大小为64MB,数据Cache采用直接映射方式，(勤思教育)现有两个功能相

同的

程序A和B,其伪代码如下：

程序A:

inta[256][256];

intsum_arrayl()

(

inti,j,sum=0;for(i=0;i<256;i++)

for(j=0;j<256;j++)

sum+=a[i][j];

returnsum;

)

程序B:

inta[256][256];

intsum_array2()

(

inti,j,sum=0;for(j=0;j<256;j++)

for(i=0;i<256;i++)

sum+=a[i][j];

returnsum;

)

假定int类型数据用32位补码表示，程序编译时i,j,sum均分配在寄存器中，数组a

按行

优先方式存放，其地址为320(十进制)。请回答，要求说明理由或给出计算过程。

(1)、若不考虑用于Cache•致维护和替换算法的控制位,则数据Cache的总容量为多少?

(2)、数组元素a[0][31]和各自所在的主存块对应的Cache行号分别是多少(Cache

行号从0开始)

(3)、程序A和B得数据访问命中率各是多少？哪个程序的执行时间短？

11.有一个计算机，主存容量1MB,字长1B,块大小16B,Cache容量64KB。若Cache采用

直接

映射方式，请写出如下内存地址的标记，行号，块内地址。

⑴01234；(2)CABBEo

12.设某机算计采用直接映射方式，已知主存容量为4MB,Cache容量为4096B,块长度为

8个

字，字长32位。

(1)画出主存地址各字段的分布框图，说明每个字段的名称及位数；

(2)设初始时Cache为空,若CPU依次从主存的第0、1、2、...、98、99号100个字(主

存

一次读出一个字)，并重复按次次序读10次，问命中率是多少？

⑶如果Cache的存取时间为50ns,主存的存取时间为500ns,根据(2)求出的命中率计算

平均存取时间。

13.

下表中表示使用页表的虚实地址转换条件，页表存放在相联存储器中，其容量为8

个存

储单元，问：

(1)当CPU按虚地址1去访问主存时，主存的实地址码是多少？

(2)当CPU按虚地址2去访问主存时，主存的实地址码是多少？

(3)当CPU按虚地址3去访问主存时，主存的实地址码是多少？

页表

<tableborder二"1"cellpadding="0"cellspacing="0">

<tbody>

<tr>

<tdstyle="width:187px">

页号

</td>

<tdstyle="width:192px">

该页在主存中的起始地址

</td>

</tr>

<tr>

<tdstyle="width:187px">

33</td>

<tdstyle="width:192px">

42000</td>

</tr>

<tr>

<tdstyle="width:187px">

25</td>

<tdstyle="width:192pxn>

38000</td>

</tr>

<tr>

<tdstyle="width:187px">

7

</td>

<tdstyle="width:192px">

96000</td>

</tr>

<tr>

<tdstyle="width:187px">

6

</td>

<tdstyle="width:192pxn>

60000</td>

</tr>

<tr>

<tdstyle="width:187px">

4

</td>

<tdstyle="width:192px">

40000</td>

</tr>

<tr>

<tdstyle="width:187px">

15</td>

<tdstyle="width:192px">

80000</td>

</tr>

<tr>

<tdstyle="width:187px">

5

</td>

<tdstyle="width:192px">

50000</td>

</tr>

<tr>

<tdstyle="width:187px">

30</td>

<tdstyle="width:192px">

70000</td>

</tr>

</tbody>

</table>

虚拟地址页号内存地址

<tablealign="left”border="1"cellpadding="0"cellspacing="0">

<tbody>

<tr>

<tdstyle="width:91px">

1

</td>

<tdstyle="width:91px">

15</td>

<tdstyle=Hwidth:120px">

0324</td>

</tr>

<tr>

<tdstyle="width:91px">

2

</td>

<tdstyle="width:91px">

7

</td>

<tdstyle="width:120px">

0128</td>

</tr>

</tbody>

</table>

<tablealign="left"border="l"cellpadding="0"cellspacing="0">

<tbody>

<tr>

<tdstyle="width:91px">

3

</td>

<tdstyle="width:91px">

48</td>

<tdstyle="width:120px">

0516</td>

</tr>

</tbody>

</table>

14.某计算机系统的内存系统由cache和主存构成，cache的存取周期为45ns,主存的存取

周

期为200ns。已知在一段给定的时间内，CPU共访问内存系统45000次，其中340次访问到

主存

。问

(2)cache的命中率是多少？

(2)CPU访问内存系统的平均时间是多少？

(3)cache----主存系统的访问效率是多少？

15.主存可按32位地址寻址,Cache行的大小为64B,假设Cache为全相联映射,给出内存

地址

格式并确定下列参数：可寻址单元数，主存的块数，Cache的行数，标记的长度。

解答:

1.

2.

3.

4.

5.

6.

7.

8.

9.

10.

11.

12.

13.

14.

15.

三.设计分析

1.有一个16KX16K的存储器，由8KX4bit的SRAM芯片构成。问:

(1)共需要多少SRAM芯片？

(2)设计出存储体的组成框图。

⑶写出各芯片的地址分布。

2.有一个16Kxi6bit的存储器，由4KX4位的SRAM芯片构成(芯片是64X64结构)。问:

(1

)共需要多少RAM芯片？

(2)存储体的组成框图

⑶写出各芯片的地址分布。

3.用16KX4位的SRAM芯片构成64Kx8位的存储器，要求:

(1)共需要多少RAM芯片？

(2)画出该存储器组成的逻辑框图

⑶写出各芯片的地址分布。

4.有一个64KX32bit的存储器，由16KX8bit的SRAM芯片构成。问：

⑴计算共需要多少个16Kx8bit的SRAM芯片构成64KX32bit的存储器;

(2)设计出存储体的组成框图；

⑶写出各芯片的地址分布。

5.用256Kx8位的SRAM芯片构成1MX16位的存储器，要求:

⑴共需要多少RAM芯片？

⑵画出该存储器组成的逻辑框图

⑶写出各芯片的地址分布。

6.用2MX8位的SRAM芯片，设计8MX32位的SRAM存储器。

(1)共需要多少SRAM芯片？

⑵设计出存储体的组成框图。

⑶写出各芯片的地址分布。

7.用256Kx8位的SRAM芯片构成1MX16位的存储器，要求:

（1）共需要多少RAM芯片？

⑵画出该存储器组成的逻辑框图

⑶写出各芯片的地址分布。

8,现有若干片4KX8位和8KX4位的SRAM存储芯片。利用以上存储芯片设计一个16Kx8

位的

存储器。画出与CPU连接的逻辑电路图。

9.要求用256Kx16位的SRAM设计存储器。SRAM有两个控制输入端：当有效时选中该片;

当

/R=l执行读操作，当/R=0执行写操作。

⑴共需要多少RAM芯片？

（2）画出该存储器组成的逻辑框图

⑶写出各芯片的地址分布。

10.设CPU有16根地址线，8根数据线，并用MREQ作为访存控制信号（低电平有效），用

WR作

为读写控制信号（高电平为读、低电平为写）。现有下列存储芯片：1KX4位RAM、4KX8

位RA

M、8KX8位RAM、2KX8位ROM、4KX8位ROM、8KX8位ROM及74138译码器和各种

门电路。画出

CPU与存储器的连接图，要求如下：

①主存地址空间分配：

6000H〜67FFH为系统程序区。

6800H-6BFFH为用户程序区。

②合理选用上述存储芯片，说明各选几片。

③详细画出存储芯片的片选逻辑图。

各种门电路和译码器可以自己选择。

11.CPU的地址总线16根（A15—A0,A0为低位），双向数据总线8根（D7—D0）,控制总线中

与主

存有关的信号有/MREQ（允许访存，低电平有效），R/W（高电平为读命令，低电平为写命令）。

主存地址空间分配如下：0—8191为系统程序区，由只读存储芯片组成；8192—32767为用

户

程序区；最后（最大地址）2K地址空间为系统程序工作区。上述地址为十进制，按字节编址。

现有如下存储器芯片：EPROM：8K义8位（控制端仅有/CS）;

SRAM：16KX1位，2KX8位，4KX8位，8KX8位.

⑴请从上述芯片中选择适当芯片设计该计算机主存储器，

(2)画出主存储器逻辑框图，注意画出选片逻辑(可选用门电路及3:8译码器74LS138)

与CPU的连接，说明选哪些存储器芯片，选多少片。

12.用512KX16位的Flash存储器芯片组成一个2MX32位的半导体只读存储器，试问:

(1)数据寄存器需多少位？

(2)地址寄存器需多少位？

⑶共需要多少这样的存储器件？

⑷画出此存储器的组成框图。

解答：

1.

2.

3.

4.

5.

6.

7.

8.

9.

10.

11.

12.

第四章指令系统

一.填空题

1.指令寻址的基本方式有两种，方式和方式。

2.RISC的中文名称是,SCSI的中文意思是。

3.寄存器间接寻址方式中，操作数的有效地址在()中，操作数在(

)中。

4.形成指令地址的方法称为指令寻址，通常是寻址，遇到转移指令时

_寻址。

5.RISC指令系统的最大特点是：只有指令和指令访问存储器，其余指令的操

作均在寄存器之间进行。

6.一个较完善的指令系统，应当满足完备性、、规整性和四方面的要求

7.在间接寻址方式中，指令中的地址码给出的是,CPU需要访问内存

次才能得到操作数。

8.相对寻址方式中，操作数的地址是由与之和产生的

9.设D为指令中的形式地址，D=FCH,(D)=40712,如果采用直接寻址方式，有效地址是

，参加的操作数是。

10.某机指令字长24位，共有130条指令，指令码固定长度，若采用一地址格式可直接寻

址范

围是,若采用二地址格式，可直接寻址范围是o

11.某机采用三地址格式，功能完成50种操作，若机器可以在1K范围内直接寻址，则指令

字

长最小取位，其中地址码至少位。

12.某机指令字长32位，共有64种操作，CPU内有16个32位通用寄存器，采用R-S类型

指令格

式，能直接寻址的最大地址空间为,如果采用通用寄存器作为基址寄存器，

则

R-S类型指令能寻址的最大主存空间是。

13.计算机指令长度为20位，有2地址指令，1地址指令，。地址指令。地址码长度6位，

问若

操作码字段固定长度为8位，现设计出m条2地址指令，n条0地址指令，此时该计算机

最多可以

设计出条1地址指令。

14.寄存器寻址方式中，指令的地址码给出的是，操作数在

―中。

15.基址寻址方式中，操作数的地址是由与之

和产生的。

解答：

1.

2.

3.

4.

5.

6.

7.

8.

9.

10.

11.

12.

13.

14.

15.

二,综合应用题

1.

某个16位的机器所使用的指令格式和寻址方式如下所示,该机有两个20位基址寄

存器

,四个16位变址寄存器，十六个16位通用寄存器。指令汇编格式中的S(源)，D(目标)都是

通

用寄存器，M是主存中的一个单元。三种指令的操作码分别是MOV(OP)二(A)H，S

TA(0P)=(1B)H，LDA(OP)=(3CH)HOMOV是传送指令，STA是写数指令

,LDA是读数指令。

MOVS,D

1510987430

<tableborder="1"cellpadding="O',cellspacing=

<tbody>

<tr>

<tdstyle="width:103px;height:25px">

<divalign="center">

OP

</td>

<tdstyle="width:120px;height:25px">

</td>

<tdstyle="width:132px;height:25px">

<divalign="center">

目标

</td>

<tdstyle="width:108px;height:25px">

<divalign="center">

源

</td>

</tr>

</tbody>

</table>

STAS,M

1510987430

<tableborder="l"cellpadding="0"cellspacing="0">

<tbody>

<tr>

<tdstyle="width:103px;height:19px">

<divalign="center">

OP

</td>

<tdstyle="width:120px;height:19px">

<divalign="center">

基址

</td>

<tdstyle="width:132px;height:19px">

<divalign="center">

源

</td>

<tdstyle="width:108px;height:19pxH>

<divalign="center">

变址

</td>

</tr>

<tr>

<tdcolspan="4"style="width:463px;height:19px">

<divalign=Hcenter">

位移量

</td>

</tr>

</tbody>

</table>

LDAS,M

1510987430

<tableborder="l"cellpadding="O"cellspacing="O">

<tbody>

<tr>

<tdstyle="width:103px;height:19px">

<divalign="center">

OP

</td>

<tdstyle=Hwidth:120px;height:19px">

<divalign="center">

</td>

<tdstyle="width:132px;height:19px">

<divalign="center">

目标

</td>

<tdstyle="width:108px;height:19px">

<divalign="center">

</td>

</tr>

<tr>

<tdcolspan="4"style="width:463px;height:19px">

<divalign="center">

20位位移量

</td>

</tr>

</tbody>

</table>

<ol>

<li>

CPU完成哪一种操作所花的时间最短？哪一种操作所花时间最长？第二种指

令的指令

执行时间有时会等于第三种指令的执行时间吗?</li>

<li>

下列情况下每个十六进制指令字分别代表什么操作？其中如果有编码不正确,

如何改

正才能成为合法指令?</li>

</ol>

<divstyle="margin-left:21pt">

①(6CD6)H；②(1C2)H.(3)(F0Fl)<sub>H<

：

/sub>(3CD2)H@(2856)H

2.计算机指令长度为24位，有2地址指令，1地址指令，。地址指令。地址码长度8位，

若m条

2地址指令，n条0地址指令，问此时该计算机最多可以设计出多少条1地址指令。（写出完

整

推导过程）

3.<divalign="left">

某计算机字节长为16位，主存地址空间大小为128KB,按字编址。采用字长指令格式,

指

令名字段定义如下：

151211650

<tableborder="：Tcellpadding="O"cellspacing="O">

<tbody>

<tr>

<tdstyle="width:71px;height:22px">

<divalign="left">

OP

</td>

<tdstyle="width:71px;height:22px">

<divalign="left">

M5

</td>

<tdstyle="width:71px;height:22px">

<divalign=Hleft">

R5

</td>

<tdstyle=",width:71px;height:22px">

<divalign=HleftH>

Md

</td>

<tdstyle="width:71px;height:22px">

<divalign="left">

Rd

</td>

</tr>

</tbody>

</table>

<divalign="left">

源操作数目的操作数

转移指令采用相对寻址，相对偏移是用补码表示，寻址方式定义如下：

<tableborder="l"cellpadding=HO"cellspacing="O">

<tbody>

<tr>

<tdstyle="width:114px">

<divalign="left">

Ms/Md

</td>

<tdstyle="width:158px">

<divalign="left">

寻址方式

</td>

<tdstyle="width:108px">

<divalign="left">

助记符

</td>

<tdstyle="width:222px">

<divalign="left">

含义

</td>

</tr>

<tr>

<tdstyle="width:114px">

<divalign="left">

OOOB</td>

<tdstyle="width:158px">

<divalign="left">

寄存器直接

</td>

<tdstyle="width:108px">

<divalign="left">

Rn

</td>

<tdstyle="width:222px">

<divalign="left">

操作数=(Rn)

</td>

</tr>

<tr>

<tdstyle="width:114px">

<divalign-'leftH>

001B</td>

<tdstyle="width:158px">

<divalign="left">

寄存器间接

</td>

<tdstyle="width:108pxn>

<divalign="left">

(Rn)

</td>

<tdstyle="width:222px">

<divalign="left">

操作数=((Rn))

</td>

</tr>

<tr>

<tdstyle="width:114px">