存储器接口设计

存储器接口设计第一页，共四十页，2022年，8月28日如何设计存储系统？引出问题第二页，共四十页，2022年，8月28日存储器容量的扩充存储器片选信号的产生方法存储器系统设计举例主要内容第三页，共四十页，2022年，8月28日位扩展字扩展字位扩展存储器容量的扩充存储器的总容量通常比单个芯片容量大得多，要用多个芯片组合，进行扩充才能满足存储系统容量的要求，扩充方法有：第四页，共四十页，2022年，8月28日适用条件：存储器芯片的数据位数不能满足读写的基本要求时需进行位扩展（适于N×1或N×4的芯片）。方法：将多个同字数的存储器芯片的地址、片选、读/写端相应并联，而数据端各自连接到不同的数据总线上。

容量扩充--位扩展第五页，共四十页，2022年，8月28日例1：8片容量为1K×1位的芯片扩充为1K字节的存储器。容量扩充--位扩展第六页，共四十页，2022年，8月28日适用条件：存储器芯片的地址空间不能满足存储器系统需要时需进行字扩展。方法：仅在字向扩充，而位数不变。将芯片的地址线、数据线、读/写控制线并联，由不同的片选信号来区分各个芯片所占据的不同地址范围。

容量扩充--字扩展第七页，共四十页，2022年，8月28日例2：用16K×8位芯片组成64KB存储器。容量扩充--字扩展第八页，共四十页，2022年，8月28日适用条件：字向和位向均不能满足要求时需进行字向和位向同时扩充。方法：一个存储器系统的容量为M×N，若使用L×K存储器芯片，那么，这个存储器子系统系统共需要（M/L）×（N/K）个存储芯片，分成M/L组，每组N/K片，组内采用位扩展法连接（数据线连接不同），组间采用字扩展法连接（片选线连接不同）

。

容量扩充--字位扩展第九页，共四十页，2022年，8月28日例3：用2K×4位的存储器芯片组成8K×8位的RAM存储器。容量扩充--字位扩展第十页，共四十页，2022年，8月28日存储器容量的扩充存储器片选信号的产生方法存储器系统设计举例主要内容第十一页，共四十页，2022年，8月28日CPU对存储单元的访问过程：片选：选择存储器芯片。通过CPU的高位地址线得到片选信号。字选：再从选中的芯片中依照地址码选择相应的存储单元读写数据。由CPU输出的n(n由片内存储容量2n决定)条低位地址线完成选择。存储器片选信号的产生方法第十二页，共四十页，2022年，8月28日片选方法：线选法全译码法部分译码法存储器片选信号的产生方法第十三页，共四十页，2022年，8月28日片选方法－线选法

方法：

用地址总线的高位地址中的某一位直接作为存储器芯片的片选信号CS#，用地址线的低位实现对芯片的片内单元的选择(字选)。第十四页，共四十页，2022年，8月28日片选方法－线选法

例4：A14A12～A0A13(1)2764(2)2764

CSCS第十五页，共四十页，2022年，8月28日片选方法－线选法

A14A12～A0A13(1)2764(2)2764

CSCS芯片A19～

A15A14A13A12～A0一个可用地址12××××××××××1001全0～全1全0～全104000H～05FFFH02000H～03FFFH第十六页，共四十页，2022年，8月28日片选方法－线选法

优点：电路简单，选择芯片不需外加逻辑电路。缺点：不能充分利用系统的存储器空间，每个芯片所占的地址空间把整个地址空间分成了相互隔离的区段，即地址空间不连续。同时，每个存储单元具有多个地址，造成地址重叠现象。

适用于存储容量较小的简单微机系统或不需要扩充内存空间的系统。第十七页，共四十页，2022年，8月28日片选方法－全译码法

方法：将系统地址总线中除片内地址以外的全部高位地址接到地址译码器的输入端参加译码，把译码器的输出信号作为各芯片的片选信号，将它们分别接到存储器芯片的片选端，以实现片选。第十八页，共四十页，2022年，8月28日例5：A15A14A13A16CBAE3138

2764A19A18A17A12～A0CEY6E2E1IO/M片选方法－全译码法第十九页，共四十页，2022年，8月28日片选方法－全译码法

优点：可以使每片(或组)芯片的地址范围不仅是唯一的，而且是连续的，不会产生地址重叠现象。缺点：对译码电路要求较高。适用于存储器芯片较多的系统。第二十页，共四十页，2022年，8月28日片选方法－部分译码法

方法：将高位地址线中某几位(不是全部高位)地址经过译码器译码，作为片选信号，仍用地址线低位部分直接连到存储器芯片的地址输入端实现片内寻址。第二十一页，共四十页，2022年，8月28日例6：片选方法－部分译码法138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3第二十二页，共四十页，2022年，8月28日片选方法－部分译码法

线选法和全译码法的混合方式存在地址重叠问题第二十三页，共四十页，2022年，8月28日全译码线选法译码电路要求高;地址范围唯一，连续不重叠；电路简单；空间不连续，地址重叠；片选方法的比较部分译码介于先选法和全译码之间，地址重叠。第二十四页，共四十页，2022年，8月28日存储器容量的扩充存储器片选信号的产生方法存储器系统设计举例主要内容第二十五页，共四十页，2022年，8月28日存储器设计举例8位微机系统的存储器接口设计

与地址总线的连接与控制总线的连接与数据总线的连接第二十六页，共四十页，2022年，8月28日8位微机系统的存储器接口设计与地址总线的连接高位地址线译码，用以选择存储芯片(片选)；低位地址线连接，用以通过片内地址译码器选择存储单元(字选)。第二十七页，共四十页，2022年，8月28日8位微机系统的存储器接口设计与控制总线的连接读写控制线：只需将存储芯片的读／写控制端直接连到CPU总线或系统总线的相应功能端(如MEMR#和MEMW#信号端)即可。行选通、列选通信号线(仅对DRAM芯片)，通过一个DRAM的接口逻辑来提供。第二十八页，共四十页，2022年，8月28日8位微机系统的存储器接口设计与数据总线的连接一般的存储器都是以一个字节为基本单位来划分存储单元的，即每8位为一个存储单元，对应一个存储地址。

每片存储芯片的数据线与系统数据总线一一对应连接。第二十九页，共四十页，2022年，8月28日8位微机系统的存储器接口设计例7：为地址总线为16位的8位微机设计一个24KB容量的存储器，其中16KB的ROM，从0000H开始，8KB的RAM，从4000H开始。第三十页，共四十页，2022年，8月28日8位微机系统的存储器接口设计例7：为地址总线为16位的8位微机设计一个24KB容量的存储器，其中16KB的ROM，从0000H开始，8KB的RAM，从4000H开始。分析：选片：16KB的ROM（4片2732）

8KB的RAM（4片6116）第三十一页，共四十页，2022年，8月28日存储器设计举例例7：为地址总线为16位的8位微机设计一个24KB容量的存储器，其中16KB的ROM，从0000H开始，8KB的RAM，从4000H开始。分析：1.地址线的连接：确定用于片内地址选择（字选）的低位地址线和用于片外地址选择（片选）的高位地址线。2732：片内地址线为A11～A0，片外地址线为A15～A12；6l16：片内地址线为A10～A0，片外地址线为A15～A11。第三十二页，共四十页，2022年，8月28日存储器设计举例例：为地址总线为16位的8位微机设计一个24KB容量的存储器，其中16KB的ROM，从0000H开始，8KB的RAM，从4000H开始。分析：1.地址线的连接：片外地址经地址译码电路译码后输出相应的控制信号，作为内存芯片的“片选”信号，用来选中所要访问的内存芯片。可选择74LS138芯片作为地址译码器。第三十三页，共四十页，2022年，8月28日存储器设计举例例：为地址总线为16位的8位微机设计一个24KB容量的存储器，其中16KB的ROM，从0000H开始，8KB的RAM，从4000H开始。分析：2.数据线的连接：2732为4K×8位芯片，6116为2K×8位芯片，两者都有8条数据线，可直接同8位CPU的8条数据线相连。第三十四页，共四十页，2022年，8月28日存储器设计举例例：为地址总线为16位的8位微机设计一个24KB容量的存储器，其中16KB的ROM，从0000H开始，8KB的RAM，从4000H开始。分析：3.控制线的连接：SRAM通常有三条控制信号线――片选信号CE#、写允许信号WE#和输出允许信号OE#，可将CE#接地址译码器输出，OE#接读信号线，WE#接写信号线。第三十五页，共四十页，2022年，8月28日存储器设计举例例：为地址总线为16位的8位微机设计一个24KB容量的存储器，其中16KB的ROM，从0000H开始，8KB的RAM，从4000H开始。分析：3.控制线的连接：EPROM芯片常采用双线控制，片选信号CE#用来选择芯片，输出允许信号OE#用来允许数据输出。可将CE#同地址译码器输出相连，以控制对各芯片的选择，而OE#同系统控制总线中的读信号相连。

第三十六页，共四十页，2022年，8月28日存储器设计举例第三十七页，共四十页，2022年，8月28日存储器设计举例存储芯片地址范围存储芯片地址范围EPROM10000～0FFFHSRAM14000～47FFHEPROM21000～1FFFHSRAM24800～4FFFHEPROM32000～2FFFHSRAM35000～57FFHEPROM43000～3FFFHSRAM45800～5FFFH存储芯片与地址范围对应关系第三十八页，共四十页，2022年，8月28日总结存