第21章门电路和组合逻辑电路

117三月2023第二十一章门电路和组合逻辑电路

数字电路在数字计算机、数字控制数据采集和处理、数字通讯等领域获得广泛应用。这主要基于以下优点：（1）抗干扰（0和1易于区别）；（2）高精度（凭借提高数字信号的位数）；（3）便于储存和读取；（4）基本电路结构简单，适合集成和系列化生产。

从本章开始，转入数字电路。与模拟信号不同，数字信号的幅度并非连续变化，通常只有两种状态（如：电位的高与低，电流的有与无等），用符号“0”和“1”表示。将0和1按时间先后组成一定的系列，即可表征各种信息。产生和处理数字信号的电路，统称数字电路。217三月2023§21-1脉冲信号实际中的脉冲矩形波为：在数字电路中，所处理的信号是脉冲的，脉冲是一种跃变信号，常见的是矩形波或尖顶波.317三月2023一、脉冲信号的参数:（1）脉冲幅度A:脉冲信号变化的最大值。（2）脉冲前沿tr：从脉冲幅度的10%上升到90%所需的时间。（3）脉冲后沿tf：从脉冲幅度的90%下降到10%所需的时间。（4）脉冲宽度tp：从脉冲前沿幅度的50%到后沿50%所需的时间。（5）脉冲周期T：脉冲幅度的10%两点之间的时间间隔。（6）脉冲频率f：单位时间的脉冲数，f=1/T。A0.9A0.1A0.5AtrtptfT417三月2023

脉冲信号有正和负之分。如果脉冲跃变后的值比初始值高，则为正脉冲；反之，则为负脉冲。03V0-3V正脉冲负脉冲3V00-3V二、正脉冲和负脉冲517三月2023

晶体管不仅具有放大作用，而且还具有开关作用。在数字电路中就是利用晶体管的开关作用。

如前所述，我们可以根据UCC和RC作出直流负载线，负载线与晶体管输出特性曲线的交点就是静态工作点，工作点的位置由偏流IB确定。由于工作点的位置不同，晶体管有三种工作状态。一、放大状态

1、发射结正偏，集电结反偏

UCE=UCC-RCIC成立

2、IC=βIB成立§21-2晶体管的开关作用617三月2023三、截止状态1、发射结和集电结都反偏2、一般UBE<0.5V时就截止，为了可靠一般加反压。IB=0，IC=ICEO≈0，UCE=VCC二、饱和状态1、发射结正偏，集电结正偏。2、饱和条件：717三月2023一、门电路的基本概念所谓“门”就是一种开关，在一定条件下它能允许信号通过，条件不满足，信号就通不过。因此，门电路的输入信号与输出信号之间存在一定的逻辑对应关系，所以门电路又称为逻辑门电路基本门有：“与门”

“或门”

“非门”§21-3分立元件门电路817三月2023真值表：“与门”的逻辑电路ABF000010100111逻辑表达式：F=AB1、“与门”设开关通为“1”，断为“0”

灯亮为“1”，灯暗为“0”&ABFABF+-917三月20232、“或门”设开关通为“1”，断为“0”

灯亮为“1”，灯暗为“0”真值表：“或门”逻辑门电路ABF000011101111逻辑表达式：F=A+BABF+-1017三月20233、“非门”真值表：“非门”逻辑门电路逻辑表达式：AF0110设开关通为1，断为0

灯亮为1，灯暗为0AF+-1117三月2023

在数字电路中，这些门电路都是由半导体元件组成的，而不是用有触点的开关。门电路的输出和输入都有两种状态，高电平和低电平，分别用“1”和“0”表示，称为正逻辑系统。

如用“0”表示高电平，“1”表示低电平，称为负逻辑。

本书中在无特别说明时，都使用正逻辑系统。1217三月2023二、二极管“与门”电路1、电路和符号DADBDCRABCF+12VABCF&电路符号74LS0874LS09等1317三月20232、工作原理有低出低，全高出高DADBDCRABCF+12VABCF00000010010001101000101011001111真值表：3、表达式和真值表

F=ABC1417三月2023三、二极管“或门”电路1、电路和符号DADBDCRABCF-12V电路符号74LS32ABCF≥11517三月20232、工作原理有高出高，全低出低DADBDCRABCF-12V真值表：3、表达式和真值表

F=A+B+CABCF000000110101011110011011110111111617三月2023四，三极管“非门”电路1、电路和符号A-VBBR1R2RC+VCCF3、表达式和真值表AF1AF01102、工作原理真值表：1717三月2023A-VBBR1R2RC+VCCF1DADBDCRABCF0+12V二极管“与门”电路三极管“非门”电路“与非”门二极管-三极管组合“与非门”电路实际上，可以将二极管“与”门和三极管“非”门组合在一起而构成“与非”门。1817三月2023五、导出逻辑门电路1、“与非”门(74LS00,74LS20等）ABCF&F=ABC2、“或非”门(74LS02,74LS27等)F=A+B+CABCF≥1有高出低，全低出高有低出高，全高出低1917三月20234、“异或”门3、“与或非”(74LS50-55,74LS64)=1ABFABCF&&D≥1F=AB+CDABF000011101110F=AB逻辑式真值表：2017三月2023已知波形，画出输出波形。F1=ABCF2=A+B+CF3=ABCF4=A+B+CABF1CF2F3F4例2117三月2023作业：P299，21-1、21-2、21-3、21-4思考题：逻辑运算中的“1”和“0”是否表示两个数字？逻辑加法运算和算术加法运算有何不同？2217三月2023ABCF&F=ABCF=A+B+CABCF≥1AF1ABCF&F=ABCF=A+B+CABCF≥1=1ABFF=AB2317三月2023§21-4TTL门电路

门电路是逻辑门电路的简称，包含：与门、或门、与非门、或非门、与或非门、异或门等等，是构成数字电路最基本单元电路。常用的集成门电路分为两大类：TTL和CMOS。TTL为Transistor-Transistor-Logic(晶体管-晶体管-逻辑）的简称。CMOS为Complementary-Metal-Oxide-Semiconductor(互补对称-金属-氧化物-半导体）的简称。

本节重点讨论基本型门电路TTL，下节重点讨论基本型门电路CMOS。2417三月2023一、TTL“与非”门电路(74LS00,74LS20……)ABCFTTL“与非”门电路及其图形符号R1R4R3R2R57503K3601003K+5VABCFT1T3T2T5T42517三月2023(1)输入端不全为“1”→输出为“1”F=ABCABCF00010011010101111001101111011110R1R4R3R2R57503K3601003K+5VABCFT1T3T2T5T42、工作原理：(2)输入端全为“1”→输出为“0”2617三月202374LS20（4输入2门）（T063）74LS00（2输入4门）（T065）1234567891011121314&&&&12345678910111213142717三月2023二、主要参数1.输出高电平电压UOH和输出低电平电压UOL14320123Ui(V)Uo(V)ABCDEUNLUILUOFFUONUIHUNHAB段的电压为输出高电平电压UOH，DE段的电压为输出低电平电压UOL。对通用的TTL“与非”门电路

UOH2.4V,UOL0.4V

。2.噪声容限电压UNL

为低电平噪声容限电压

UNL=UOFF-UILUNH

为高电平噪声容限电压

UNH=UIN-UON噪声容限电压是说明门电路抗干扰能力的参数，对通用的TTL“与非”门电路UNL=0.5V,UNH=1.1V

。2817三月20233.扇出系数N0一个“与非”门能带同类门的最大数目，它表示带负载能力。对TTL“与非”门，N08。4.平均传输延迟时间tpd输入上升沿的50%至输出下降沿50%之间的间隔为上升延迟时间tpd1，输入下降沿的50%至输出上升沿50%之间的间隔为下降延迟时间tpd2。它们的平均值称为平均传输延迟时间tpd。5.输入高电平电流IIH和输入低电平电流IIL

IIH

50μA,IIL

1.6mA

。2917三月2023三、三态输出“与非”门电路R1R4R3R2R57503K3601003K+5VABEFT1T3T2T5T4电

路

图3017三月2023当E=1时，F=AB三态门的图形符号逻辑功能ENABEF&当E=0时，不管AB为何值F为高阻状态

三态输出“与非”门电路主要用途是可以实现用一根导线轮流传送几个不同的数据或控制信号，如图所示，这根导线称为总线。这种用总线来传送数据或信号的方法，在计算机中被广泛采用。ENA2B2E2&ENA3B3E3&ENA1B1E1&四、三态门的应用1、数据选择器，如8选1，

74LS251，16脚2、锁存器，如8D锁存器74LS3733、总线收发器（如74LS242等）3217三月2023§21-5MOS门电路一、MOS门电路简介：NMOS，PMOS，CMOSMOS场效用管集成电路虽然出现较晚，但由于具有制造工艺简单集成度高功耗低抗干扰能力强等优点，所以发展很快，更便于向大规模集成电路发展。它的主要缺点是工作速度较低。3317三月2023二、NMOS门电路：1、NMOS“非”门电路（反相器）NMOS“非”门电路FT1AT2+UDD3417三月2023T1T3T2BAF+UDDF=AB2、NMOS“与非”门电路3517三月20233、NMOS“或非”门电路T1T3T2BAF+UDD注意：输入端管脚不能悬空！F=A+B3617三月2023NMOS的缺点：T1、T2可同时导通。只靠工艺的不同使RT2>>RT1，为了解决这一问题采用了CMOS。FT1AT2+UDD3717三月2023二、CMOS门电路1、CMOS“非”门CMOS“非”门AFT1T2+UDDF=A3817三月20232、CMOS“与非”门T1T3T2BAF+UDDF=AB3917三月20233、CMOS“或非”门T1T3T2BAF+UDDT4F=A+B4017三月2023§21-6逻辑代数一、逻辑代数运算法则

逻辑代数也称布尔代数，它是分析与设计逻辑电路的数学工具。他虽然和普通代数一样也用字母（A、B、C等）表示变量，但变量的取值只有“1”和“0”两种，所谓逻辑“1”和逻辑“0”。他们不是数学符号，而是代表两种相反的逻辑状态。逻辑代数所表示的是逻辑关系，不是数量关系，这是它与普通代数本质上的区别。

逻辑代数只有逻辑乘（“与”运算）、逻辑加（“或”运算）和求反（“非”运算）三种基本运算。4117三月2023基本运算法则1、0A=02、1A=A3、AA=A5、0+A=A6、1+A=17、A+A=A4、8、9、4217三月2023交换律10、AB=BA11、A+B=B+A结合律12、ABC=(AB)C=A(BC)13、A+B+C=A+(B+C)=(A+B)+C分配律14、A(B+C)=AB+AC15、A+BC=(A+B)(A+C)证：(A+B)(A+C)=AA+AC+AB+BC=A+AC+AB+BC=A(1+C+B)+BC=A+BC4317三月2023吸收律16、A（A+B）=A17、18、A+AB=A19、证：20、21、由分配律4417三月2023反演律（摩根定律）22、23、证：（用真值表证明）00111111ABAB

ABA+BA+BAB1001110001101100110000004517三月2023例应用逻辑代数推证下试。证：原式=（由摩根定律）证：原式右边=逻辑函数的化简见讲解4617三月2023分析和综合逻辑电路，需要讨论它的输出变量与输入变量之间的关系。逻辑函数可用下列三种方法表示：逻辑表达式、逻辑状态表和逻辑图。1、组合逻辑电路的分析

已知逻辑图写逻辑式化简或变换列逻辑状态表分析逻辑功能§21-7组合逻辑电路的分析和综合4717三月2023例：分析下图的逻辑功能解：G1XG4FG3ZG2YAB（1）由逻辑图写出逻辑式G1门G2门G3门G4门4817三月2023（2）由逻辑式列出逻辑状态表写出逻辑状态的各种组合，而后根据逻辑式列逻辑状态表。ABF000101011110（3）分析逻辑功能

当输入A、B不相同时输出为“1”；否则，输出为“0”。“异或”门=14917三月20232、组合逻辑电路的综合

已知逻辑要求列逻辑状态表写逻辑式化简或变换画逻辑图例：试设计一逻辑电路供三人（A、B、C）表决使用。每人有一电键，如果他赞成，就按电键，表示“1”；如果不赞成，不按电键表示“0”。表决结果用指示灯表示，如果多数赞成，则指示灯亮，F=1；反之则不亮，F=0。（1）由题意列出逻辑状态表注意：输入为A、B、C有八种组合。解5017三月2023（2）由逻辑状态表写出逻辑式a、取F=1列逻辑式ABC0000F0010010001111000101111011111逻辑状态表b、对每一种组合，输入变量都是“与”的逻辑关系。如果输入变量为“1”，则取输入变量本身（如A）；如果输入变量为“0”，则取其反量（如A）。而后取乘积项。5117三月2023c、各种组合之间，是或的逻辑关系，故取以上各乘积项之和。由此，可写出逻辑式：（3）变换和化简逻辑式（4）由逻辑式画出逻辑图5217三月2023

在集成电路中，与非门作为基本元件之一。试用与非门构成逻辑图。11ABFCCBAF5317三月2023§21-8.加法器

在数字系统中，尤其是在计算机的数字系统中，二进制加法器是它的基本部件之一。一、二进制在数字电路中，为了把电路的两种状态（“1”态和“0”态）和数码对应起来，常采用二进制。二进制只有0和1两个数码。二进制的进位规则是“逢二进一”，即1+1=10，其中0是20位数，1是21位数因此可以写为也就是二进制是以2为底的记数体制。这样就可以将任何一个二进制数转换为十进制数。如果要将十进制数转换为二进制数怎么办？5417三月2023d4、d3、d2、d1、d0分别为相应位的二进制数码1或0。求法如下：2914731022222………余1(d0)………余0(d1)………余1(d2)………余1(d3)………余1(d4)

注意:二进制加法运算同逻辑加法运算的含义是不同的。前者是数的运算，而后者表示逻辑关系。二进制加法为1+1=10，而逻辑加则为1+1=15517三月2023二、半加器所谓“半加”，就是只求本位的和，暂不管低位送来的进位数，即ABC

S000

0010

1100

1111

0其中A和B都是加数S是本位相加之和(半加数)C是产生的进位数半加逻辑状态表由逻辑状态表可写出逻辑式：由逻辑式可画出逻辑图，SAB1C=1&ABSCC0ABSC半加器逻辑图(a)半加器图形符号半加器逻辑图(b)5717三月2023

三、全加器当多位数相加时，半加器可用于最低位求和，并给出进位数，第二位的相加有两个待加数A和B，还有一个来自前面的进位数Ci-1，这三个数相加得出本位和数（全加和数）S和进位数Ci，这种就是全加。AiBiCi-1CiSi0000000101010010111010001110101011011111全加逻辑状态表5817三月2023C0AiBiSiCiC01Ci-1CiC0AiBiSiCiCi-1全加器逻辑图全加器图形符号5917三月2023C0CiA3B3S3C3C0CiC2C0CiC1C0CiC0S2S1S0A2B2A1B1A0B01101001001111111例计算1101结果为1101=110106017三月2023§21-9编码器

用数字或某种文字和符号来表示某一对象或信号的过程，称为编码。

数字电路中，一般用的是二进制编码。二进制只有0和1两个数码，可以把若干个0和1按一定规律编排起来组成不同的代码（二进制数）来表示某一对象或信号。一位二进制代码有0和1两种，可以表示两个信号。n位二进制代码有2n种，可以表示2n个信号。这种二进制编码在电路上容易实现。6117三月2023输入

输出CBAY00

00Y10

01Y20

10Y30

11Y41

00Y51

01Y61

10Y71

11一、二进制编码器

二进制编码器是将某种信号编成二进制代码的电路。例如：&C&B&AY71Y61Y51Y41Y31Y21Y11三位二进制编码器6317三月2023设计编码器的过程如下1.确定二进制代码的位数对于m个状态进行编码，则m2n。n为整数。2.列编码表将待编码的状态量用对应的二进制代码进行定义(这种对应关系是人为的)，并形成表格。一般采用的方案都应是便于记忆的。3.由编码表写出逻辑式写出各输出量对应于输入量的逻辑关系式。4.由逻辑式画出逻辑图一般情况下都用“与非”门构成逻辑图，故常将逻辑式转化成“与非”-“与非”形式的逻辑式。&C&BY71Y61Y51Y41Y31Y21Y11Y81Y91&D&A8421码编码器6517三月2023§21-10译码器和数值显示译码和编码的过程相反。译码是将输入二进制代码按其编码的原意译成对应的信号输出。译码过程大致如下：列出译码器的状态表；由状态表写出逻辑表达式；由逻辑式画出逻辑图。输入

输出CBA

0

00

0

01

0

10

0

11

1

00

1

01

1

10

1

11Y0Y1Y2Y3Y4Y5Y6Y71000000001000000001000000