毕业设计集成运算放大器

#图4.7L0C0S氧化剖面图9•阈值调节硼调节阈值注入可以同时提高NMOS管的阈值电压或者较低PMOS管的阈值电压。选择合适掺杂浓度的阱和外延层，可以同时将NMOS管和PMOS管的阈值电压调整到期望值。阈值的调整工艺包括在硅片上涂光刻胶，掩膜光刻，离子注入，最后除去氧化层。其剖面图如图4.8所示：\丽F“r汽NBLP型怵底1的一阮P5!外延足图4.8阈值调节剖面图多晶硅的淀积及光刻MOS晶体管的栅由淀积本证多晶硅后大面积磷淀积掺杂形成的重掺杂N型多晶硅构成的。其剖面图如图4.9所示：图4.9多晶硅的淀积及光刻剖面图源漏注入在硅片上涂一层光刻胶，采用轻掺杂的N型源漏注入的掩膜版进行光刻磷注入形成自对准于多晶硅栅的轻掺杂源区和漏区。氧化层各向同向淀积。在硅片上再涂一层光刻胶，再采用重掺杂的N型源漏离子注入。值得注意的是，PMOS晶体管不需要轻掺杂上的漏区注入。其剖面图如图4.10所示：图4.10源漏注入剖面图金属化及保护层双层金属流程一般需要5个步骤：接触，一层金属，通孔，二层金属，最后一层是保护层。接触孔是用于栅和一层金属或者衬底，一层金属之间的连接，它可以有效控制硅片的电阻，并可以形成肖特基二极管。通孔用于一层金属与二层金属之间的连接，双层互联的通孔设计需要注意几点规则：不能使用叠置类型的通孔；与第二层金属的连线必须通过第一层金属；通孔应该是非垂直形状，已取得较好的台阶覆盖。为了避免一层金属与二层金属直接接触，在它们之间通常生长一层阻挡层，一般使用TiN来作为这层阻挡层。在硅集成电路中，金属连线一般要满足以下几点要求：与掺杂硅或者多晶硅形成的欧姆接触电阻要尽可能的小，从而提高电路的速度；金属材料的抗电迁移性能好，可以在长期较高电流密度下符合，不致引起金属失效；键合点可以长期工作。最常用的金属互联线是Cu和A1。在所有的工艺完成之后在器件的最外层加一层保护层通常选用氮化硅来作为这层保护层。其剖面图如图4.11所示：图4.11金属化剖面图第五章总结在这次毕业设计中，我的主要工作有：掌握集成运算放大器的基本工作原理；学习版图的画法及注意事项；了解Bi-CMOS工艺，并熟悉工艺流程。在学习集成运算放大器的工作原理时，我通过查阅资料，并结合在学校学过的专业知识，从简单的单级放大器到差分放大器再到运算放大器，逐步深入了解它们的工作原理。通过电路仿真，我更加深刻的理解了运算放大器的各个参数的意义，并且更清楚各参数的变化对电路性能的影响。例如：增益、功耗、电压摆幅、速度、线性度和噪声等，它们之间相互影响，相互制约，我们可以选择牺牲其中的一些参数，来获取其他参数给电路带来的优良性能（如可牺牲高增益来获取电路好的线性度，牺牲电压摆幅可获得低的电路功耗等）。同时我还粗略的了解了放大器的频率特性。在版图的绘制过程中，我也学到了不少知识。首先在画单管的时候，我们可以建立自己的底层单元，在整个版图的绘制中，我们可以调用底层单元，这样不仅减少工作量，而且在DRC验证出错时可以避免挪动太多，只需修改底层单元就可以将整个版图中出现的相同错误全部改正，这样就可以很方便的完成版图编辑工作。其次，在版图的编辑过程中，我也学会合理布局，尽量减小版图的面积，在减小版图面积的同时还需要考虑整体版图的美观、布局对电路性能的影响以及布线等各方的因素。最后就是验证方面的知识，主要包括DRC验证和LVS验证，了解它们的验证步骤以及验证出错后该如何修改。例如DRC验证时出错率最高的就是层与层、铝线与铝线之间的间距，这就要求我在绘制版图之前必须熟悉工艺规则；在LVS验证时，错误主要表现在管子的尺寸和个数不匹配，端口连接不匹配等，这就要求我在绘制版图的过程中药认真仔细。最后的工作就是了解Bi-CMOS工艺，我主要了解了Bi-CMOS工艺发展及其应用领域，熟悉工艺流程。通过毕业设计，我不但学习到许多专业知识，同时还锻炼了我在工作时的细心、耐心与虚心以及刻苦钻研的精神，这不仅是为了完成这次毕业设计，更为我以后步入社会，走上工作岗位积累了宝贵的财富。致谢经过几个月的努力，终于将毕业设计和论文完成了。在这次毕业设计和论文的撰写中，我要感谢刘老师时刻关心我的毕业设计进展情况。在这里，我要衷心的感谢王瑾同事对我的耐心讲解和悉心指导，在他的帮助下，我顺利完成了毕业设计。在毕业设计的过程中，我出现过许多问题，王瑾同事给了我许多专业方面的指导，并向我提出了很多建议和意见。当我的版图没有经过验证时，他又让我耐心检查错误并告诉我更合理的画法；还为我仔细讲解了电路原理；在最后的仿真中，当然还得感谢我的父母，在这一个月的艰苦奋斗中，他们默默的为我付出（每天为我做饭，并给我创造了一个安静、舒适的环境）。尤其在我烦躁、沮丧的时候,他们给了我最大的安慰，使我能够继续努力和奋斗！可能，网络是不能感谢的，但我在此也要感谢它，因为我在浩瀚的网络资源中找到自己写作最需要的资料，虽然我没有广博的计算机知识，但在网上使我有了再次学习的机会。最后，还要感谢所有帮助过我的人，谢谢你们！参考文献刘树林，程红丽.低频电子线路.北京：机械工业出版社.2007.8朱正涌，张海洋，朱元红.半导体集成电路（第二版）.北京：清华大学出版社.2009.4刘树林，张华曹，柴长春.半导体器件物理.北京：电子工业出版社.2005.2关旭东.硅集成电路工艺基础.北京：北京大学出版社.2003.12（美）BehzadRazavi.模拟CMOS集成电路设计.西安：西安交通大学出版社.2010.3张建人.MOS集成电路分析与设计基础•北京：电子工业出版社.2007.2（美）AlanHastings.模拟电路版图的艺术.北京：电子工业出版社.2007.4张延庆，张开华，朱兆宗.半导体集成电路.上海：上海科学技术出版社2003.3王振红.运算放大器应用.北京：化学工业出版社.2009.4谭博学，苗汇静•集成电路原理及应用.北京：电子工业出版社.2003.2李联.MOS运算放大器一原理、设计与应用•上海：复旦大学出版社.2003.8夏武颖•半导体器件模型和工艺模型•北京：科学出版社.2000.1吴建辉.CMOS模拟集成电路分析与设计.北京：电子工业出版社.2011.5李伟华.集成电路版图基础.北京：清华大学出版社.2006.1附录（DRC验证规则）1.an阱(well)n阱的最小宽度4.6ul.b阱与阱之间的最小间距1.6diff到nwell的最小间距0.6ul.dpdiff到nwell的最小间距1.6ul.epmos器件必须在nwell内2.a有源区（active）有源区的最小宽度1.4u2.b有源区之间的最小间距1.4u3.a多晶硅（poly）多晶硅的最小宽度0.5u3.b多晶硅间的最小宽度0.5u3.c多晶硅与有源区的最小间距0.5u3.d多晶硅栅在场区上的最小露头0.5u3.e源、漏与栅的最小间距0.5u4.a引线孔（contact）引线孔的最小宽度0.5u4.b引线孔间的最小间距0.8u4.c多晶硅覆盖引线孔的最小间距0.4u4.dmetal1覆盖引线孔的最小间距0.4u5.a金属1(metal1)金属1的最小宽度1u5.b金属1间的最小间距0.9u6.a金属2(metal2)金属2的最小