数码管扫描显示数电实验综述

实验报告2016年1月5日成绩：姓名陈孟春、程学号14051112、班级14052311安全14051115专业计算机科学与技术课程名称《数字电路课程设计》任课老师冯建文指导老师冯建文机位号实验序号18实验名称数码管扫描显示实验时间实验地址1教233实验设施号一、实验程序源代码（含实验程序源代码及模块设计说明、说明等）/*1.实验分工本实验的代码主要由陈孟春同学达成，程安全同学做了后期的测试工作。2.程序介绍本程序分为4个模块，分别为主模块（shiyan18）、显示模块（Display）、分频模块（Timer）、十进制计数器模块（DecAdder）。主模块（shiyan18）主要负责连结其余模块以及连结各个管脚。显示模块（

Display）的功能是把

4位

8421码变换为数码管所需的位选信号和段选信号。分频模块（Timer）的功能是把

100M

的时钟变换成其余频次的时钟。

比方显示模块每位数字的刷新时间大概为

2.6ms，那就用了分频模块输出的第

19、18

位作为位选的时钟。数码管的计数需要较慢的速度，因此选择了第

24位作为它的时钟，假如需要更快的增添快度，也能够选择

23或许

22位。十进制计数器模块（

DecAdder）的功能是对时钟的脉冲个数进行计数，当来了一个时钟上升沿时就能够加一。因为本实验的数码管是

4位的，因此在主模块中创立了

4个十进制计数器模块的实例，经过级联来实现

4位的十进制计数器。*/`timescale1ns/1psmoduleshiyan18(inputStartStop,inputclk,input_clr,output[3:0]AN,output[7:0]seg);wire[24:0]delay;wirec0,c1,c2,c3;wire[15:0]data;Timertimer(clk,delay);Displaydisplay(data,delay[19:18],AN,seg);DecAdderda0(_clr,StartStop,delay[24],data[3:0],c0),da1(_clr,StartStop,c0,data[7:4],c1),da2(_clr,StartStop,c1,data[11:8],c2),da3(_clr,StartStop,c2,data[15:12],c3);endmodulemoduleTimer(inputCP,outputreg[24:0]delay={24{1'b0}});always@(posedgeCP)begindelay<=delay+1'b1;endendmodulemoduleDisplay(input[15:0]Data,input[1:0]Bit_Sel,outputreg[3:0]AN,outputreg[7:0]Seg);reg[7:0]memory[0:15]={8'b00000011,8'b10011111,8'b00100101,8'b00001101,8'b10011001,8'b01001001,8'b01000001,8'b00011111,8'b00000001,8'b00001001,8'b00010001,8'b11000001,8'b01100011,8'b10000101,8'b01100001,8'b01110001};always@(Bit_Sel)begincase(Bit_Sel)0:beginAN<=4'b0111;Seg<=memory[Data[15:12]];end1:beginAN<=4'b1011;Seg<=memory[Data[11:8]];end2:beginAN<=4'b1101;Seg<=memory[Data[7:4]];end3:beginAN<=4'b1110;Seg<=memory[Data[3:0]];enddefault:beginAN<=4'b1111;Seg<={8{1'b1}};endendcaseendendmodulemoduleDecAdder(input_MR,inputEN,inputCLK,outputreg[3:0]Q,outputregC1);always@(negedge_MRorposedgeCLK)beginif(_MR==0){C1,Q}<=5'b00000;elseif(EN)beginif(Q==4'b1001)beginQ<=4'b0000;C1<=1'b1;endelsebeginQ<=Q+1'b1;C1<=1'b0;endendendendmodule二、仿真波形三、电路图四、引脚配置（拘束文件）NET"AN[0]"LOC=N16;NET"AN[1]"LOC=N15;NET"AN[2]"LOC=P18;NET"AN[3]"LOC=P17;NET"seg[7]"LOC=T17;NET"seg[6]"LOC=T18;NET"seg[5]"LOC=U17;NET"seg[4]"LOC=U18;NET"seg[3]"LOC=M14;NET"seg[2]"LOC=N14;NET"seg[1]"LOC=L14;NET"seg[0]"LOC=M13;NET"clk"LOC=V10;NET"StartStop"LOC=T10;NET"_clr"LOC=T9;五、思虑与探究（1）在实验中，你遇到了哪些问题，又是怎样解决的？假如感觉数字闪耀，剖析是什么原由？怎样解决？答：写完程序后，第一次上板子测试的时候除了有个数字显示错了，其余基本没有问题。但在以后仿真的时候，代码报错，仿佛是不可以直接给存放器数组初始化，于是改了一下本来的代码，最后显示出了仿真波形。假如数字闪耀可能是刷屏的频次不够高，能够把分频模块的输出时钟频次调的高一点。2）板级实验时，当你置开关Start/Stop=0时，察看数码管显示状态：停止计数了吗？数码管是某个点亮仍是4个均点亮？当你Start/Stop=1时，计数从0000开始，仍是从方才停止的数据开始？若是要求停止计数时，数码管稳固显示停止时的4位计数值，再次启动计数时，又从刚才中止的计数值持续开始计数，请你改正你的程序，达到上述成效。答：停止计数了。4个均点亮。从方才的数据开始。我的程序已经实现了上述成效。（3）考虑设计一个通用的

4位数码管显示模块，输入端口为

16位的数据

Data[15:0]，每

4位用一个数码管显示，输入端口即为数码管位选

AN[3:0]

和段选

Seg[7:0]。答：代码以下：moduleDisplay(input[15:0]Data,input[1:0]Bit_Sel,outputreg[3:0]AN,outputreg[7:0]Seg);reg[7:0]memory[0:15]={8'b00000011,8'b10011111,8'b00100101,8'b00001101,8'b10011001,8'b01001001,8'b01000001,8'b00011111,8'b00000001,8'b00001001,8'b00010001,8'b11000001,8'b01100011,8'b10000101,8'b01100001,8'b01110001};always@(Bit_Sel)begincase(Bit_Sel)0:beginAN<=4'b0111;Seg<=memory[Data[15:12]];end1:beginAN<=4'b1011;Seg<=memory[Dat