课件作业答案第四章

证明如图P4.1（a）、（b）所示两个逻辑电路具有相同的逻图P4.1 图P4.1B解BY1ABABAY2(AB)(AB)ABAB说明：此题出的有点问题，应该是相反的逻辑功写出如图P4.2所示电路的真值表、最简与或逻辑表达式，并分析该电路逻辑功能 C解先在原电路做相应的标号，分别写各点的逻辑表达式，再合并化简。给出真值表P1P2ABCP3ABP4ACP5F2P3P4ABAC(AB)CABP6F2P2ABACBC(ABABCABCABCF1P1P6ABCABCABCABAB电路功能:全加器（这个更好，因为是同一电路）或者F1为偶校验电路，F2为投票表决（少数服从多数P4.3，写出逻辑函数Y的波形解ABAC(AB)(AC)AP4.4所示电路是一个多功能函数发生器，其中C2、C1、C0为控制信号x、y为数据输入。试列ABAC(AB)(AC)ALLx解C2C1x1y y=xy+xC）（A、B）或者（A、C）同时按下时，锁才能被打开；当不符合上述组合状态时，将发信息。设F为开锁信号，G为信号，请设计该锁的逻辑电路。要求：列出真值表，写出解(1)(2)F= G=(2)F= G=AB某工厂有3个车间，每个车间各需1KW电力。这3个车间由两台发电机组供电，一台是1KW，另一2KW。3个车间经常不同时工作，有时只一个车间工作，也可能有两个车间或3个车间解A、B、C分别代表三个车间，1表示工作。F=1表示1KW发电机组供电，G=1表示2KW发电机ABFG00000010011001011010100111011111 GABAC两台电机同时工作时F1两台电机都有故障时F2其中一台电机有故F3灯亮为提高信号可靠性，在有关部位安置了3个同类型的器，只有当3个试用与非门设计一个组合电路，该电路的输入X及输出Y均为3位二进制数，要求：当0≤X时YX；当3≤X≤5时YX1，且X不大于6解X(X1X2X3X1经X1Y1X1X2X3X1X2X3Y1 2X3X1X3X2X3 1X2X3X1X3X1根据逻辑表达式可画出电路图（图略少有两台开机。如果不满足上述要求，则指示灯熄灭。设指示01，电动机的开机信11．试设计一个码检验电路，当输入的4A、B、C、D8421BCD码时，输出Y1，否则Y0。要求写出设计步骤用门电路设计一个4线-2线二进制优先编编输入为A3A2A1A0，A3优先级最高A0优先级最低，输入信号低电平有效。输出为Y1Y0，反码输出。电路要求加一G输出端，以指示最低优先级信号A0输入有效。试用3线8线 74138扩展为5线-32线 7将YABCABCABCABC转换成81多路选择器对应的输出形式Yi=解

miDiYABCABCABCYABC0ABC0Ym00m10m20门和一个与门，设计一个带无信号编码输入标志的8线-3线优先编。解由编真值表可知，当编EO1，因此可以利用EO的状态来判断扩展电路中哪一个设计电路如图所示，由电路可见，当低位编（1）的EO0时，表示低位编（1）

编码信号输入，故选通数据选择器的0位编（1）的码送到Y1Y0端；当低位编（1）的EO1时，表示低位编（1）无编码信号输入，而编（2）有可能有编码信号输入，也可能无编码信号输入，则将编（2）的码送到Y1Y端（当无编码信号输入时，Y1Y000）。编输出的最码，由低位编（1）的EOEOY1表示无编码信号输入。X

&1&12341（2）01A 2（1）3401XXX 分别用4选1多路选择器和8选1多路选择器实现函数FABBCAC解若用41选择器的话AB为地址（也可以以BC为地AC为地址，此处仅给出AB为地址的答案，思路是一样的）D00D1CD2CD31若用81选择器的话，可以以ABC17．（1）分析图P4.6所示逻辑电路X、Y的表达式，列真值表，简述逻辑功能（2）用3线-8线译实现该电路（允许附加与非门）A CY解（1）XAB

Y(AB)CAB(AB)CABXY00000010011001011010100111011111根据逻辑表达式和真值表，此电路为全加器，X为本位和，Y（2）根据表达式转化成标准式：Xm(1,2,4, 112401234567&&& A 18．8选1多路选择器构成的电路如图P4.7所示，根据图P4.7中对D0~D7的设置，写出该电路所实现输出函数F的表达式。解YABCDABC1ABCDABCDABC1ABC0ABCDABC用卡YBCDABCABDACD19．（1）试通过逻辑表达P4.8所示电路的逻（2）试用3-8 解表达式为：L CABCABL000001011010101100110111001122434567&& A1Lm(1,2,4,

故电路为试用一片4位数值比较器构成一个数值范围指示器，其输入变量ABCD为8421BCD码，用以表示一位十进制数X。当X4时，该指示器输出为1，否则输出为0。试用两片4选1多路选择器和一片3线-8线译74138构成一个3位并行数码比较器。要求：电路输入为3位二进制数1位，当输入两数相同时，输0，不同时输1。22．已知某组合电路的输入信号A、B、C和输出X的波形如图P4.9（a）所示，使用一片4-16译图P4.9 图P4.9ABABCX00000010010001101001101111001111Xm(4,57)Xm4m5m7m4m5m7（为，C为低位 8接0，则Xm(4,5,7)； 8接1，则X01 01 6789& 01 6789& & & X&0&X若以CA（即421CBA）Xm(1,5,7)，故Xm1m5m7m1m5m7，电路图跟上图类似，只不过与非门的第一个输入下标取1或9，即Xm(1,5,7)（ 8赋值0）或Xm(9,13,15)（8赋值或者也可以A为，D为低位（即8、4、2、1位分别接A、B、C、D），则X或者以A为低位D为即8421位分别接DCBA

Xm(1,5,设计一个数据处理电路，输入数据AB各为4位二进制数。当A>B时，要求给出A>B信号和A-B的数值；当A<B时，要求给出A<B的信号和B-A的数值。设计一个43码转换为2421码解此题有多种思路332421y2m(7,9,10,11,12)d(0y1m(5,6,8,11,12)d(0~y0m(4,6,8,10,12)d(0~y3y2x3x2x3x0x3x1x2， xx1 x3x1x0x3x1x0x3y0分析：x3等于0时，2421码等于余3码减0011y3y2y1y0=x3x2x3等于1时，2421码等于余3码加0011y3y2y1y0=x3x2综上y3y2y1y0x3x2x1x0+z3z2z3x31x3其中z2x31x3z1x30x3z0根据以上即