一种高性能的CMOS电压比较器设计

-z.一种高性能的CMOS电压比拟器设计苟欣来源：?电子技术与软件工程?2016年第12期

设计一种高性能的电压比拟器，该比拟器采用两级放大电路和推挽输出级电路，应用差分放大电路减少共模干扰，应用共源共栅电路减少失调电压，应用推挽输出级电路提高输出驱动能力。在Cadence环境下基于TSMC0.18μmCMOS工艺下完成电压比拟器的设计。仿真得到比拟器的增益为92.123dB，带宽为10MHz，上升延时为913ps，下降延时为754ps，失调电压为150μV，功耗为0.289mW，幅员面积为29.56μm×25.68μm。它具有高增益、低失调电压、低功耗等特点，可用于高精度测时电路中。

【关键词】电压比拟器高增益低功耗失调电压

模拟集成电路中比拟器是一个根本模块，广泛应用于模拟信号到数字信号的转换。在A/D转换器中，电压比拟器的增益，带宽，功耗，失调电压的特性严重影响整个转换器的转换速度和精度，传统的电压比拟器采用多级构造，使用输入失调存储技术〔IOS〕和输出失调存储技术〔OOS〕对失调电压进展消除，增加了电路构造的复杂度和功耗，芯片面积也越来越大。但随着应用速度越来越高，功耗要求越来越低，IOS和OOS要求放大器有足够高的增益和带宽，这些因素对于其开展有一定的制约作用。

本文设计的电压比拟器电路构造简单，采用了两级放大构造，前级放大采用差分放大电路，利用差分电路抑制共模信号的干扰，提高了共模抑制比，减少了信号中噪声的干扰，第二级放大采用共源共栅电路对失调电压进展了很好的控制，使电路的失调电压到达150μV，输出级采用推挽输出电路提升了输出的驱动能力，整个比拟器的功耗非常低，芯片整个面积仅为29.56μm×25.68μm。该比拟器设计主要用于高精度时间测量芯片中，通过比拟器产生一个低延时的门控信号，对于整个时间测量电路到达一个精准的控制。通过仿真结果得知，该电压比拟器满足应用需求。

1电压比拟器构造

如图1所示为CMOS电压比拟器原理图，该比拟器由偏置电路、差分放大器、共源放大器和推挽级输出电路组成。其中，M1管和M2管组成偏置电压电路，为差分放大器和共源放大器提供偏置电压。通过调节M1管和M2管的宽长比，让差分放大器和共源放大器得到适宜的工作电流，合理设计差分放大器和共源放大器，主要考虑输入失调电压、输入共模围、输出信号的增益和带宽的影响，设计出一个性能最优的比拟器电路。M10管和M11管组成一个推挽输出级电路，提升输出信号的驱动能力，为了能更好的和其它电路进展协同工作。

该电压比拟器的工作原理如下：是同相输入端，是反相输入端。当输入电压高于时，M3管导通，，M3管和M7管的电流一样，M8管又与M7管为镜像电流关系，M8管导通，使，b点为高电平，c点为低电平，Vo输出高电平。当输入电压低于Vb时，，因此，M4管导通阻抗低，b点为低电平，导致M9管导通，c点为高电平，Vo输出为低电平。

1.1偏置电压电路设计

M1管和M2管组成偏置电路提供M5管和M6管的栅极电位。偏置电路采用PMOS管和NMOS管栅漏极相连，两管子均工作于饱和区，为差分放大器和共源放大器提供恒定的电流源。因此，

1.2差分放大器的设计

差分放大电路的作用有两个：首先对输入信号进展放大，这样就可以比照拟级电路的比拟时间进展降低，同时把总体延时降到最低；其次是对输入信号差值进展放大，这样就可以把失调电压对整个电路的影响降到最低。高带宽在高速比拟器中是一个重要影响因素，高的带宽可以使整个电路的比拟时间减少，从而对于比拟器的速度进展提高。

负向共模输入电压决定了差分输入对管。负向共模输入电压取决于M5管进入饱和区的条件。负向共模输入电压为。

M3管、M4管和M5都工作在饱和区，三个管子的阈值电压相等。

考虑到负向共模围低和电压增益高的要求，取=1.2V，由式〔7〕可以得到M3管的宽长比。

M3管和M4管是完全对称的输入对管，所以可以得到。

有源负载对管M7和M8由正向共模输入电压决定，正向共模输入电压取决于M3管进入饱和区的条件，则得到：

设计共模输入电压=3V，。I0为差分放大器的工作电流。由式〔8〕可以得到M7管的宽长比。M8管和M7为对称有源负载对管，所以得到。

差分放大器的放大倍数为：

1.3共源放大器的设计

共源放大器由M6管和M9管组成，M6管为有源负载，M6管与M2管为镜像电流关系，已经确定M6管的宽长比，M9的设计主要考虑共源放大器的放大倍数和输入失调电压的影响。为了减少输入失调电压对共源放大器的影响。差分放大器和共源放大器应满足式〔10〕比例关系：

由式〔11〕知共源放大器的放大倍数与工作电流成反比，由于M6管和M9管的输出阻抗与成反比。放大倍数还与沟道长度调制效应有很大关系，沟道长度越大，沟道调制效应越小，和越小，MOS管的输出阻抗越大，放大倍数就越大。还可以通过调节输入管M9的宽长比提高电压增益。

1.4推挽输出级的设计

输出缓冲级是CMOS倒相器，它是为提升输出的驱动能力、降低输出的上升时间和下降时间而设立的，因此，该级的驱动电流设置较大，输出的上升时间和下降时间对称。推挽输出级由M10管和M11管构成，两管均工作在线性区。

2电路仿真

该电路是在TSMC0.18μmCMOS工艺下，电源电压为3.3V，利用Cadence公司的Spectre仿真器进展仿真。仿真条件为tt工艺角，温度为27℃。如2所示为电压比拟器的瞬态仿真，同相输入端参加一个频率为10MHZ，幅度为800mV的正弦信号，反相输入端参加一个2.1V的直流信号，输出端得到一个方波信号。电压比拟器的下降沿时间为754ps，上升沿时间为913ps。

图3为电压比拟器的交流仿真结果，由图中可以看出比拟器的增益为92.123dB，带宽为10MHz，相位浴度为53deg。

在同向输入端设置输入电压为变量Vin，反向输入端输入电压2.1V，Vin的输入变化围为0—3.3V，通过直流仿真得到输出信号与Vin的变化关系，得到了电压比拟器的传输特性曲线如图4所示，从图中可以看出，实际电压跳变转换点和理论转换点电压值有一定的误差，输出电压跳变需要一个过渡区间。

功耗在电压比拟器的电路设计中是一个重要因素，近几年集成电路的工艺尺寸向纳米级的不断开展，电源供电电压越来越小，对于电路的功耗要求越来越高。整个电路功耗主要包括静态功耗和动态功耗。动态功耗不仅取决于负载还与工作频率，电源电压，集成度和输出电平有关。静态功耗等于电源电压和工作电流的乘积。图5为比拟器工作电流仿真曲线图，可以看出，电压比拟器工作时平均电流为87.5μA，电源电压为3.3V，得到比拟器的功耗为0.289mW。

表1为本文和别人设计的电压比拟器进展的一些性能比照，从表中可以看出在带宽、功耗和失调电压与文献〔8〕和〔9〕差不多的情况下，其增益明显高于对方，对于在时间测量系统中，其开场和完毕信号的判断有很大的作用，满足了预期的设计目标。

3幅员设计

幅员设计如图6所示，比拟器中有差分电路，为了保证差分对的完全匹配，采用了共质心对称构造，图3中的差分对管M3、M4幅员对应左下角局部，差分对管M7、M8幅员对应左上角局部，偏置电路和输出缓冲级电路利用了叉指构造匹配。幅员的总共面积为29.56μm×25.68μm。Vin+和Vin-为比拟器的同向和反向输入，out为输出端。

4结论

本文基于TSMC0.18μmCMOS工艺设计的电压比拟器具有高的增益，低失调电压，低功耗，构造简单等特点。该比拟器采用两级放大，第一级采用差分放大器减少了输入的失调电压，提高了输入的共模围，第二级采用共源放大器得到了高的电压增益，输出级采用CMOS倒相器构造简单，提高了输出的驱动能力、减少了输出波形的上升沿和下降沿的时间。从仿真结果看，该电压比拟器到达了预期的效果，可用于A/D转换器、编译码器、高精度测时电路中。

参考文献

[1]ALLENPE，DOUGLASRH.CMOSanalogcircuitdesign[M].2ndEd.Beijing：PublishingHouseofElectronicsIndustry，2005.

[2]晶，文杰，亮，金湘亮.一种嵌入式动态锁存比拟器的设计与实现[J].微电子学，2013，43〔6〕：802-806.

[3]周启才，勇，郭良权.用于16位流水线ADC的高速动态比拟器设计[J].固体电子学研究与进展，2013，32〔6〕：583-589.

[4]LUJ，HollemanJ.Alow-powerhigh-precisionparatorwithtime-domainbulk-tunedoffsetcancellation[J].IEEECircandSystem，2013，60〔5〕：1158-1167.

[5]AllenPhilipE.CMOSAnalogCircuitDesign，SecondEdition[M].：电子工业，2003.

[6]桂宏，世健.集成电路设计宝典[M].：电子工业，2006.

[7]邱伶俐，章发.轨到轨电压比拟器的设计[J].半导体集成电路，2015，40〔1〕：12-18.

[8]现坤.低功耗模数转换器的研究与设计[D].：邮电大学，2014.

[9]王雅君，陆定红，国俊.一种用于峰值电流模式的锁存比拟器设计[J].微电子学，2014，44〔4〕：442-44