数字系统的设计与实验实验报告_第1页
数字系统的设计与实验实验报告_第2页
数字系统的设计与实验实验报告_第3页
数字系统的设计与实验实验报告_第4页
数字系统的设计与实验实验报告_第5页
已阅读5页，还剩8页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

数字系统的设计与实验实验报告数字系验目的：统的设班级：计与实2013年12月10日实验一原码反码发生器01010101useshiyan1isport(cin:instd_logic_vector(7downto0);stdlogiccoutoutstdlogicvectordownto0));architecturebehaveofshiyan1isssfincasefiniswhen'1'=>cout<=notcin;when'0'=>cout<=cin;whenothers=>null;二、信号端口为1加熟悉，首先构造真值表，画出逻辑电路图，然后编写程序生成仿真波形图。在编写程序的时候也出现了一些错误，比如是将单个字符用实验目的：useshiyan2isport(cin:instd_logic_vector(3downto0);f:outstd_logic);narchitecturebehave2ofshiyan2isprocesscin)caseciniswhen"0000"=>f<='0';when"0001"=>f<='0';when"0010"=>f<='0';when"0011"=>f<='0';when"0100"=>f<='0';when"0101"=>f<='1';when"0110"=>f<='1';when"0111"=>f<='1';when"1000"=>f<='1';when"1001"=>f<='1';whenothers=>null;e仿真结果如下：器useshiyan3isportGinstd_logic;A:instd_logic_vector(3downto0);Youtstdlogic_vector(15downto0));architecturebehave3ofshiyan3isssGAriintoloopYi='0';aseAiswhen"0000"=>Y(0)<='1';when"0001"=>Y(1)<='1';when"0010"=>Y(2)<='1';when"0011"=>Y(3)<='1';when"0100"=>Y(4)<='1';when"0101"=>Y(5)<='1';when"0110"=>Y(6)<='1';when"0111"=>Y(7)<='1';when"1000"=>Y(8)<='1';when"1001"=>Y(9)<='1';when"1010"=>Y(10)<='1';when"1011"=>Y(11)<='1';when"1100"=>Y(12)<='1';when"1101"=>Y(13)<='1';when"1110"=>Y(14)<='1';when"1111"=>Y(15)<=

人人文库> 全部分类> 办公材料 > 办公文档

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论