电工电子技术组合逻辑电路

电工电子技术组合逻辑电路第1页，共109页，2023年，2月20日，星期一9.1门电路第9章组合逻辑电路9.2逻辑代数及其化简9.3常用的组合逻辑电路器件第2页，共109页，2023年，2月20日，星期一

门电路是构成组合逻辑电路的基本单元，学习中注意理解各种门的工作原理和逻辑功能；掌握逻辑代数的运算方法及其卡诺图化简逻辑函数的方法；熟悉组合逻辑电路的几种描述方法，掌握组合逻辑电路的分析步骤和方法；了解和熟悉各类常用中规模集成逻辑部件的逻辑功能、工作原理及应用。学习目的与要求第3页，共109页，2023年，2月20日，星期一9.1门电路(1)模拟信号与数字信号的区别1.数字电路的基本概念

诸如温度、压力、速度等量的转换信号，数值上具有随时间连续变化的特点，习惯上人们把这类信号称为模拟信号。tu0

对模拟信号接收、处理和传递的电子电路称模拟电路。如放大电路、滤波器、信号发生器等。模拟电路是实现模拟信号的产生、放大、处理、控制等功能的电路，模拟电路注重的是电路输出、输入信号间的大小和相位关系。第4页，共109页，2023年，2月20日，星期一tu0

在两个稳定状态之间作阶跃式变化的信号称为数字信号，数字信号在时间上和数值上都是离散的。例如生产线中的产品，只能在一些离散的瞬间完成，而且产品的个数也只能逐个增减，它们的转换信号就是数字信号。

上图是典型的数字信号波形。实用中，计算机键盘的输入信号就是典型的数字信号。用来实现数字信号的产生、变换、运算、控制等功能的电路称为数字电路。数字电路注重的是二值信息输入、输出之间的逻辑关系。第5页，共109页，2023年，2月20日，星期一(2)数字电路的优点

数字电路的工作信号是二进制信息。因此，数字电路对组成电路元器件的精度要求并不高，只要满足工作时能够可靠区分0和1两种状态即可，所以数字电路设计方便。对数字电路而言，干扰往往只影响脉冲的幅度，在一定范围内不会混淆0和1两个数字信息，因此抗干扰能力强。另外，数字电路的模块化开放性结构使其功率损耗低，有利于维护和更新。数字电路的上述优点，使其广泛应用于电子计算机、自动控制系统、电子测量仪器仪表、电视、雷达、通信及航空航天等各个领域。本教材介绍的数字电路分有组合逻辑电路和时序逻辑电路两大部分。第6页，共109页，2023年，2月20日，星期一(3)数字电路的分类

数字电路的种类很多，常用的一般按下列几种方法来分类：①按电路有无集成元器件来分，可分为分立元件数字电路和集成数字电路。②按集成电路的集成度进行分类，可分为小规模集成数字电路(SSI)、中规模集成数字电路(MSI)、大规模集成数字电路(LSI)和超大规模集成数字电路(VLSI)。③按构成电路的半导体器件来分类，可分为双极型数字电路和单极型数字电路。④按电路中元器件有无记忆功能可分为组合逻辑电路和时序逻辑电路。第7页，共109页，2023年，2月20日，星期一何谓正逻辑？负逻辑？2.基本门电路日常生活中我们会遇到很多结果完全对立而又相互依存的事件，如开关的通断、电位的高低、信号的有无、工作和休息等，显然这些都可以表示为二值变量的“逻辑”关系。

事件发生的条件与结果之间应遵循的规律称为逻辑。一般来讲，事件的发生条件与产生的结果均为有限个状态，每一个和结果有关的条件都有满足或不满足的可能，在逻辑中可以用“1”或“0”表示。显然，逻辑关系中的1和0并不是体现的数值大小，而是体现的某种逻辑状态。

如果我们在逻辑关系中用“1”表示高电平，“0”表示低电平，就是正逻辑；如果用“1”表示低电平，“0”表示高电平则为负逻辑。本教材不加特殊说明均采用正逻辑。第8页，共109页，2023年，2月20日，星期一

数字电路中用到的主要元件是开关元件，如二极管、双极型三极管和单极型MOS管等。数字电路中常用的逻辑器件有哪些？S3V0VS3V0VRDRR导通截止相当于开关闭合相当于开关断开二极管的开关作用二极管正向导通时，管子对电流呈现的电阻近似为零，可视为接通的电子开关；二极管反向阻断时，管子对电流呈现的电阻近似无穷大，又可看作是断开的电子开关。第9页，共109页，2023年，2月20日，星期一三极管的开关作用3V0VuO0uOUCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V饱和截止相当于开关闭合相当于开关断开第10页，共109页，2023年，2月20日，星期一

数字电路正是利用了二极管、三极管和MOS管的上述开关特性进行工作，从而实现了各种逻辑关系。显然，由这些晶体管子构成的开关元件上只有通、断两种状态，若把“通”态用数字“1”表示，把“断”态用数字“0”表示时，则这些开关元件仅有“0”和“1”两种取值，这种二值变量也称为逻辑变量，因此，由开关元件构成的数字电路又称之为逻辑电路。1.晶体管用于模拟电路时工作在哪个区？若用于数字电路时，又工作于什么区？2.为什么在晶体管用于数字电路时可等效为一个电子开关？晶体管用于数字电路时，工作在饱和区或截止区；用于模拟电路时，应工作在放大区。

根据晶体管的开关特性，工作在饱和区时，其间电阻相当为零，可视为电子开关被接通；工作在截止区时，其间电阻无穷大，可视为电子开关被断开。学习与讨论第11页，共109页，2023年，2月20日，星期一

由晶体管开关元件构成的逻辑电路，工作时的状态像门一样按照一定的条件和规律打开或关闭，所以也被称为门电路。门开——电路接通；门关——电路断开。何谓与门电路？

逻辑门电路是数字电路中最基本的逻辑元件。

显然我们所说的逻辑门实际上就是前面讲到的电子开关，这种电子开关能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。

基本逻辑关系有“与”、“或”、“非”三种，下面通过例子说明逻辑电路的概念及“与”、“或”、“非”的意义。第12页，共109页，2023年，2月20日，星期一(1)“与”门电路

当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做“与”逻辑，也称为逻辑乘。1)“与”逻辑关系

逻辑表达式中符号“·”表示逻辑“与”(或逻辑“乘”)，在不发生混淆时，此符号可略写。与逻辑符号级别最高。+－USR0AB“与”逻辑电路F

A、B两个开关是电路的输入变量，是逻辑关系中的条件，灯F是输出变量，是逻辑关系中的结果。当只有一个条件具备时灯不会亮，只有A和B都闭合，即全部条件都满足时灯才亮。这种关系可用逻辑函数式表示为：F=A·B第13页，共109页，2023年，2月20日，星期一“与”逻辑中输入与输出的一一对应关系，不但可用逻辑乘公式F=A·B·C表示，还可以用表格形式列出，称为真值表：ABCF00000010010001101000101011001111

观察“与”逻辑真值表，可以把输入与输出一一对应的关系总结为“有0出0，全1出1”，这就是“与”逻辑实现的功能。第14页，共109页，2023年，2月20日，星期一2)“与”门电路D1AD2B＋UCCRF“与”门电路

一个“与”门的输入端至少为两个，输出端只有一个。①输入中只要有一个为低电平0时，该低电平二极管就会迅速导通，输出F将被钳位至低电平0；其余为高电平的输入端，其端子上串接的二极管呈截止态。②输入全部为高电平3V时，输入端上串接的二极管同时导通，输出F被钳位在高电平“1”。“与”门逻辑电路图符号F

&AB注意：分析过程中与门电路输入端上串接的二极管，都是按理想二极管处理的，即导通后管压降为0V(实际硅管0.7V，锗管0.3V)。0V3V0.3V反偏截止！3V3V3V第15页，共109页，2023年，2月20日，星期一(2)“或”门电路

当决定某事件的全部条件都不具备时，结果不会发生，但只要一个条件具备，结果就会发生，这种因果关系叫做“或”逻辑，也称为逻辑加。1)“或”逻辑关系F=A+B式中“+”表示逻辑“或”(或逻辑“加”)，运算符级别比与低。

A、B两个开关是电路的输入变量，是逻辑关系中的条件，灯F是输出变量，是逻辑关系中的结果。显然灯亮的条件是A和B只要一个闭合，灯就会亮，全部不闭合时灯不会亮。用逻辑函数式表示这种关系：+－USR0“或”逻辑电路FAB第16页，共109页，2023年，2月20日，星期一“或”逻辑中输入与输出一一对应的关系，不但可用逻辑加公式F=A+B+C表示，也可以用真值表表达为：ABCF00000011010101111001101111011111

观察“或”逻辑真值表，可以把输入与输出的一一对应关系总结为“有1出1，全0出0”。第17页，共109页，2023年，2月20日，星期一2)“或”门电路D1AD2B－UCCRF“或”门电路

一个“或”门的输入端也是至少为两个，其输出端只有一个。①输入中只要有一个为高电平3V时，串接其上的二极管则迅速导通，输出F将被钳位到高电平1；其余为低电平的输入端，其端子上串接的二极管呈截止态。②输入全部为低电平0时，输入端上串接的二极管同时导通，输出F被钳位在低电平“0”。“或”门逻辑电路图符号F

≥1AB注意：所有管子都是按照理想二极管处理的。注意电路中二极管的极性画法和与门电路的区别，3V0V3V反偏截止！0V0V0.3V第18页，共109页，2023年，2月20日，星期一(3)“非”门电路

当某事件相关条件不具备时，结果必然发生；但条件具备时，结果不会发生，这种因果关系叫做“非”逻辑，也称为逻辑非。1)“非”逻辑关系

变量头上的横杠“－

”表示逻辑“非”，0非是1；1非是0。+－USR0“非”逻辑电路F开关A是电路的输入变量，是事件的条件，灯F是输出变量，是事件的结果。条件不具备时开关A断开，电源和灯构成通路，灯F点亮。A

条件具备时开关A闭合，电源被开关短路，电灯不会亮。这种关系用逻辑函数式表示为：F=A第19页，共109页，2023年，2月20日，星期一2)“非”门电路TRC－UBB+UCCRB1RB2AF“非”门电路

输入变量A为高电平3V时，三极管饱和导通，ICRC≈+UCC，因此输出F为低电平0.3V；

当输入变量A为低电平0V时，三极管截止，输出F≈+UCC，显然为高电平+UCC。3V0.3V饱和导通0V+UCC截止不通

由图可看出，一个“非”门的输入端只有一个，输出端也只有一个。“非”门逻辑路图符号F

1A非符号逻辑“非”的真值表AF0110可见非门功能为：见0出1，见1出0第20页，共109页，2023年，2月20日，星期一3.复合门电路

为提高二极管和晶体管的应用范围，常把与门、或门和非门按照一定形式组合起来，构成各种复合门电路。(1)“与非”门显然，与非门电路的逻辑功能为：有0出1；全1出0与非门真值表F

&AB

1F一个与门和一个非门构成与非门与门非门F

&AB与非门的逻辑电路图符号BAF001101011110与非门的逻辑函数式为第21页，共109页，2023年，2月20日，星期一(2)“或非”门显然，或非门电路的逻辑功能为：有1出0；全0出1或非门真值表F

≥1AB

1F一个或门和一个非门构成或非门或门非门F

≥1AB或非门的逻辑电路图符号BAF001100010110或非门的逻辑函数式为：第22页，共109页，2023年，2月20日，星期一(3)“与或非”门逻辑功能：与门中只要有1个输出为1，F即为0；两个与门输出均为0时，F全为1。F1

& AB两个与门、一个或门和一个非门构成与或非门与门非门与或非门的逻辑电路图符号F2

& CD与门或门

&

ABF

≥1

&

CDF3

≥1

1F或非门的逻辑函数式为：第23页，共109页，2023年，2月20日，星期一(4)“异或”门F

=1AB异或门图符号F

=1AB

异或门是一个只有两输入、一输出的逻辑门电路。

由异或门真值表可看出，其逻辑功能可描述为：相同出0，相异出1。同或门图符号

显然，同或门是异或门的非。其逻辑功能：相同出1，相异出0。异或门真值表BAF000101011110(5)“同或”门同或门真值表BAF001100010111异或门逻辑式同或门逻辑表达式第24页，共109页，2023年，2月20日，星期一4.集成门电路

分立元件构成的门电路，不但元件多体积大，而且连线和焊点也太多，因而造成电路的可靠性较差。随着电子技术的飞速发展及集成工艺的规模化生产，目前分立元件门电路已经被集成门电路所替代。

采用半导体制作工艺，在一块较小的单晶硅片上制作上许多晶体管及电阻器、电容器等元器件，并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路，这种特殊的工艺称为集成。集成门电路与分立元件的门电路相比，不但体积小、重量轻、功耗小、速度快、可靠性高、而且成本较低、价格便宜，十分方便于安装和调试。

按导电类型和开关元件的不同，集成门电路可分为双极型集成逻辑门和单极型集成逻辑门两大类。第25页，共109页，2023年，2月20日，星期一(1)TTL集成电路

逻辑电路的输入端和输出端都采用了半导体晶体管，称之为Transistor-Transistor-Logic(晶体管-晶体管-逻辑电路)，简称为TTL，TTL集成逻辑门是目前应用最广泛的集成电路。3.6V0.3VR4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)1)TTL与非门输入级中间级输出级TTL与非门内部电路组成结构图第26页，共109页，2023年，2月20日，星期一R4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)

输入级由多发射极晶体管T1和电阻R1组成。所谓多发射极晶体管，可看作由多个晶体管的集电极和基极分别并接在一起，而发射极作为逻辑门的输入端。多个发射极的发射结可看作是多个钳位二极管，其作用是限制输入端可能出现的负极性干扰脉冲。Tl的引入，不但加快了晶体管T2储存电荷的消散，提高了TTL与非门的工作速度，而且实现“与”逻辑作用。第27页，共109页，2023年，2月20日，星期一R4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)

中间级由电阻R2，R3和三极管T2组成。中间级又称为倒相极，其作用是从T2的集电极和发射极同时输出两个相位相反的信号，作为输出极里的三极管T3和T5的驱动信号，同时控制输出级的T4、T5管工作在截然相反的两个状态，以满足输出级互补工作的要求。三极管T2还可将前级电流放大以供给T5足够的基极电流。第28页，共109页，2023年，2月20日，星期一R4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)

输出级由晶体管T3、T4和T5，电阻R4和R5组成推拉式的互补输出电路。T5导通时T4截止，T5截止时T4导通。由于采用了推挽输出(又称图腾输出)，该电路不仅增强了带负载能力，还提高了工作速度。第29页，共109页，2023年，2月20日，星期一工作原理R4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)①输入端至少有一个为低电平时的工作情况：0.3V3.6V3.6V3.6V0.3V低电平对应的PN结导通，T1的基极电位被固定在0.3+0.7=1V上。1V1.4V5V显然T1的集电结反偏，导致T2、T5截止。T2截止时的集电极电位：V2C≈UCC=5V深度饱和T2管集电极+5V的电位足以使T3、T4导通并处于深度饱和状态。因R2和IB3都很小，均可忽略不计，所以与非门输出端F点的电位：VF＝UCC－IB3R2－UBE3－UBE4≈5－0－0.7－0.7≈3.6V3.6V实现了有0出1的与非功能第30页，共109页，2023年，2月20日，星期一②输入端全部为高电平时的工作情况：R4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)3.6V3.6V3.6V3.6V0.3V由“地”经T2、T5管的发射结电位升至1.4V，经T1集电结升为2.1V。2.1V1.4V显然T1处于倒置工作状态，此时集电结做为发射结使用。倒置情况下，T1可向T2基极提供较大电流。深度饱和T2管深度饱和后，其发射极电流在电阻R3上产生的压降又为T5管提供足够的基极电流使T5管饱和导通，从而使与非门输出F点的电位等于T5管的饱和输出典型值：F=0.3V0.3V实现了全1出0的与非功能深度饱和第31页，共109页，2023年，2月20日，星期一②

UOL是被测与非门一输入端接1.8伏、其余输入端开路、负载接380欧的等效电阻时，输出端的电压值。典型值0.3VTTL与非门的外特性和主要参数U0HUILU0LUIHABCDEu0/Vui/V1231234TTL与非门参数的测试要在一定条件下进行，一般要遵守的原则有：不用的输入端应悬空(悬空端子为高电平“1”)；输出高电平时不带负载；输出低电平时输出端应接规定的灌电流负载；输出高电平时输出端应接规定的拉电流负载。TTL与非门外特性TTL与非门主要参数输出高电平①U0H是被测TTL与非门一个输入端接地、其余输入端开路时的输出端电压值。典型值3.6V③关门电平UOFF：输出为0.9UOH时，所对应的输入电压称为关门电平UOFF。典型值为1V④开门电平UON：输出为0.35V时，所对应的输入电压称为开门电平UON。典型值为1.4V

。其余参看课本。UON输出低电平UOFF关门电平开门电平第32页，共109页，2023年，2月20日，星期一2)集电极开路的TTL与非门(OC门)

去掉普通TTL与非门中的T3、T4管，让T5管的集电极开路，即构成集电极开路的“与非”门。R5T3T4R4R1ABCR2+5VT1T2R3T5F(U0)(Ui)RC+UCOC门在使用时要外接一个电源UC和一个电阻RCOC门的特点是输出门T5的集电极开路。第33页，共109页，2023年，2月20日，星期一R1ABR2+5VT1T2R3T5FRC+UC当OC门输入全为高时，T2和T5导通饱和，输出F为低电平0.3V0.3VOC门输入有一个为低时，T2、T5截止，输出F为高电平UC

UC

OC门同样可实现与非功能OC门的逻辑电路图符号ABF&OC门可实现“线与”逻辑ABF1&CDF2&F“线与”逻辑功能RC＋UC可实现“与或非”逻辑运算第34页，共109页，2023年，2月20日，星期一左图所示即利用OC门把输出的高电平转换为12V电路

上述分析可知，OC门具有“线与”功能，并且在线与的过程中实现了输出对输入的与或非逻辑运算。OC门还可用于数字系统接口部分的电平转换。ABF&RC＋12VOC门还可以用来驱动指示灯、继电器等，如左图所示电路。ABF&＋UC第35页，共109页，2023年，2月20日，星期一3)三态门

三态门与普通TTL与非门相比，只是多出了一个电阻和两个二极管。

三态门控制端EN=1时，二极管D2截止，相当于控制端放弃控制权，此时三态门相当于一个普通与非门，输出由输入端A、B决定。三态门电路分析

三态门控制端EN=0(有效态)时，控制端行使控制权，此时T1饱和，其基极电位约为1V，使T2、T5截止，同时D2导通使T3、T4也截止。这时从外往输入端看进去，电路呈现高阻态。

由于电路在EN=1时输出有高、低电平两种状态；在EN=0时输出为高阻态，共呈三种状态，因此称为三态门。D2R5T3T4R4R1ABR2+UCCT1T2R3T5FENRD1第36页，共109页，2023年，2月20日，星期一三态门真值表BAF011101011110EN1110×高阻态0×三态门逻辑图符号ABE/DFEN&利用三态门可以实现总线结构图示为三态门总线结构图。用一根总线轮流传送几个不同的数据或控制信号时，让连接在总线上的所有三态门控制端轮流处于高电平，任何时间只能有一个三态门处工作状态，其余三态门均为高阻状态。这样，总线将轮流接受来自各个三态门的输出信号。这种利用总线来传送数据或信号的方法广泛应用于计算机技术中。总线（BUS）D1&EN……&EN&END2DnE/DnE/D1E/D2L1L2Ln第37页，共109页，2023年，2月20日，星期一两种常用的TTL与非门集成电路芯片管脚排列图(a)74LS00与非门芯片管脚排列图

电源

1234567

&

&

&

&

1413

12

11

10

9

8

地

&

&

1234567

14

13

12

11

10

9

8

电源

地(b)74LS20与非门芯片管脚排列图

型号中74是指标准型系列TTL芯片；L指低功耗；S表示肖特基。其中74LS00中包含四个2输入的与非门；74LS20包括两个4输入的与非门。芯片中的电源线和“地”线均为公用。第38页，共109页，2023年，2月20日，星期一4、具有图腾结构的几个TTL与非门输出端不能并联；

输出高电平UOH(3.6V)、输出低电平

UOL(0.3V)，关门电平UOFF(1V)，开门电电平UON(1.4V)，输入高电平噪声容限UNL=UOFF－UIL，输入低电平电流IIL(1.4mA)，扇出系数NO(NO越大带负载能力越强)等。

使用TTL与非门芯片时需注意事项1、不用的管脚可以悬空，不可以接地；2、不用的管脚可以接高电平，不可以接低电平；5、输出端接容性负载时，应接大电阻(≥2.7K)限流；3、几个输入端引脚可以并联连接；6、TTL集成电路的电源电压应满足±5V要求，输入信号电平应在0~5V之间。注意TTL与非门的主要参数？7、用45W以下电铬铁焊接，最好用中性焊剂，设备应良好接地。第39页，共109页，2023年，2月20日，星期一(3)CMOS集成电路1)CMOS反相器UDDuiu0T1T2PMOSNMOS工作原理

如果要使电路中的绝缘栅型场效应管形成导电沟道，T1的栅源电压必须大于开启电压的值，T2的栅源电压必须低于开启电压的值，所以，电源电压UDD必须大于两管开启电压的绝对值之和。①ui＝0V时，T1截止，T2导通。输出电压u0＝UDD，高电平；②ui＝UDD时，T1导通，T2截止。输出电压u0＝0V，低电平。载管为P沟道增强型MOS管，两管的漏极接在一起作为电路的输出端，两管的栅极接在一起作为电路的输入端，T1、T2源极与其衬底相连，一个接地，一个接电源。T1工作管为N沟道增强型MOS管，T2负实现了见0出1、见1出0的非门功能！第40页，共109页，2023年，2月20日，星期一2)CMOS传输门u0uiUDDTPTNCPCP工作原理

设高电平为10V，低电平为0V，电源电压为10V。开启电压为3V。①在CP＝“1”时，若输入电压为0V~7V，则TN管的栅源电压不低于3V，因此TN管导通；若输入电压为3V~10V，则TP管导通。即在输入电压为0V~10V的范围内，至少有一个管子是导通的，即u0=ui。此时传输门相当于接通的模拟开关。②当CP=“0”时，无论输入电压ui在0~10V之间如何变化，栅极和源极之间的电压都无法满足管子导通沟道产生的条件，因此两管都截止，输入信号不能传输到输出端，称传输门关断。此时相当于模拟开关断开。传输门在数字电路中起开关作用，所以也称作模拟开关。第41页，共109页，2023年，2月20日，星期一CMOS集成电路的特点及使用注意事项⑧CMOS电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地或接高电平。

①CMOS电路的工作速度比TTL电路低；

②CMOS电路的带负载能力比TTL电路差；④CMOS电路的抗干扰能力强；③CMOS电路的集成度比TTL电路的集成度高；注意

⑤CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个μW，中规模集成电路的功耗也不会超过100μW。⑥CMOS电路的电源电压允许范围较大，约在3~18V；⑦CMOS电路适合于特殊环境下工作；CMOS集成电路虽然出现较晚，但发展很快，更便于向大规模集成电路发展。其主要缺点是工作速度较低。第42页，共109页，2023年，2月20日，星期一TTL门与CMOS门之间的互连(接口问题)

两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，满足下列条件：1、驱动门的UOH（前级）≥负载门的UIH（后级）

；2、驱动门的UOL（前级）≤负载门的UIL（后级）

；4、驱动门的IOL（前级）≥负载门的n×IIL（后级总)

。3、驱动门的IOH（前级）≥负载门的n×IIH（后级总)

；TTL电路驱动CMOS电路原理图TTL门&R＋5VCMOS门&&Δ&CMOS门TTL门CC74HC50专用CMOS—TTL电平转换器UDD＋UCCCMOS电路驱动TTL电路原理图有关详细内容参看课本第43页，共109页，2023年，2月20日，星期一F=ABC是三输入的与门；G是非门(略)。

TTL门的逻辑高电平约为3.6V；低电平约为0.3V。CMOS门的逻辑高电平约为5~10V,低电平约为0~0.4V.使用时特别要注意CMOS门芯片不用的输入端不能悬空！其他注意事项可参看课本。TTL门和CMOS门的逻辑高电平和逻辑低电平大约为多少？使用时两类门各要注意些什么？两个TTL与非门的输出端可以直接连接吗？为什么？三态门与普通TTL与非门相比有什么不同？三态门主要应用于什么场合？

普通与非门只有高电平和低电平两种状态，三态门除了这两种状态还有高阻态。三态门主要应用于总线传送，它可进行单向数据传送，也可以进行双向数据传送。

不能直接相连！因为当输出端连在一起时，若各门的输出电平不同，则会有一个很大的电流由输出为高电平的门流向输出为低电平的门，从而将门电路烧毁。逻辑函数F=ABC和G=A各为何门？画出它们的逻辑图符号和写出其真值表.问题与讨论第44页，共109页，2023年，2月20日，星期一CMOS传输门的主要用途是什么？

基本的逻辑运算有哪些？同或门和异或门的功能是什么？二者的联系？试述图腾结构的TTL与非门和OC门、三态门的主要区别是什么

？你能说出课本中复合门的种类和功能吗？检验学习结果你会做吗？第45页，共109页，2023年，2月20日，星期一9.2逻辑代数及其化简(1)计数制1.计数制和码制

表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称计数制。日常生活中，人们常用的计数制是十进制，而在数字电路中通常采用的是二进制，有时也采用八进制和十六进制。(2)计数制中的两个重要概念①基数：各种计数进位制中数码的集合称为基，计数制中用到的数码个数称为基数。例如二进制有0和1两个数码，因此二进制的基数是2；十进制有0~9十个数码，所以十进制的基数是10；八进制有0~7八个数码，八进制的基数是8；十六进制有0~15十六个数码，所以十六进制的基数是16。第46页，共109页，2023年，2月20日，星期一②位权：任一计数制中的每一位数，其大小都对应该位上的数码乘上一个固定的数，这个固定的数称作各位的权，简称位权。位权是各种计数制中基数的幂。例如十进制数(2368)10＝2×103＋3×102＋6×101＋8×100

其中各位上的数码与10的幂相乘表示该位数的实际代表值，如2×103代表2000，3×102代表300，6×101代表60，8×100代表8。而各位上的10的幂就是十进制数各位的权。

(3)几种常用0计数制的特点1）十进制计数制的特点①十进制的基数是10；②十进制数的每一位必定是0~9十个数码中的一个；③低位数和相邻高位数之间的进位关系是“逢十进一”；④同一数码在不同的数位代表的权不同，权是10的幂。第47页，共109页，2023年，2月20日，星期一2）二进制计数制的特点①二进制的基数是2；②二进制数的每一位必定是0和1两个数码中的一个；③低位数和相邻高位数之间的进位关系是“逢二进一”；④同一数码在不同的数位代表的权不同，权是2的幂。3）八进制计数制的特点①八进制的基数是8；②八进制数的每一位必定是0~7八个数码中的一个；③低位数和相邻高位数之间的进位关系是“逢八进一”；④同一数码在不同的数位代表的权不同，权是8的幂。4）十六进制计数制的特点①十六进制的基数是16；②十六进制数的每一位必定是0~15十六个数码中的一个；③低位数和相邻高位数之间的进位关系是“逢十六进一”；④同一数码在不同的数位代表的权不同，权是16的幂。第48页，共109页，2023年，2月20日，星期一各种进制的位权展开式

任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称为位权展开式。５５５５５×１０３＝５０００５×１０２＝５００５×１０１＝５０５×１００＝５＝５５５５同样的数码在不同的数位上代表的数值不同。＋(5555)10＝5×103

＋5×102＋5×101＋5×100即：例：(209.04)10＝2×102

＋0×101＋9×100＋0×10－1＋4×10－2(1111)2＝1×23

＋1×22＋1×21＋1×20=(15)10(567)8＝5×82

＋6×81＋7×80=(375)10(5AD)16＝5×162

＋10×161＋13×160=(1453)10第49页，共109页，2023年，2月20日，星期一各种数制之间的转换十进制数二进制数八进制数十六进制数00000001000111200102230011334010044501015560110667011177810001089100111910101012A11101113B12110014C13110115D14111016E15111117F第50页，共109页，2023年，2月20日，星期一1)十进制数和二进制数之间的转换

采用基数连除、连乘法，可将十进制数转换为二进制数。例将(44.375)10转换成二进制数。整数部分——除2取余法解小数部分——乘2取整法得出：(44.375)10＝(101100.011)2(4)各种计数制之间的转换第51页，共109页，2023年，2月20日，星期一2)十进制数和八进制、十六进制数之间的转换

十进制数转换成八进制或十六进制数时，可先转换成二进制数，然后再转换成八进制或十六进制时比较简单。例将(44.375)10分别转换成八进制和十六进制数。解前面已经解出(44.375)10=(101100.011)2，直接转换101100.011=（54.3）8①二进制数转换为八进制数：将二进制数由小数点开始，整数部分向左，小数部分向右，每3位分成一组，不够3位补零，则每组二进制数便对应一位八进制数。②八进制数转换为二进制数：将每位八进制数用3位二进制数表示。例(374.26)8=(0

11111100.010110)2第52页，共109页，2023年，2月20日，星期一将(44.375)10=(101100.011)2转换成十六进制数101100.011=（2C.6）16①二进制数转换为十六进制数：将二进制数由小数点开始，整数部分向左，小数部分向右，每4位分成一组，不够4位补零，则每组二进制数便对应一位十六进制数。②十六进制数转换为二进制数：将每位十六进制数用4位二进制数表示。解000例(37A.6)16=(001101111010.0110)2

任意进制的数若要转换成十进制数，均可采用按位权展开后求和的方式进行。例(3A.6)16＝3×161

＋10×160＋6×16－1=(58.375)10(72.3)8＝7×81

＋2×80＋3×8－1=(58.375)10第53页，共109页，2023年，2月20日，星期一把下列二进制数转换成八进制数。(10011011100)2=()8(11100110110)2=()8把下列二进制数转换成十六进制数。(1001101110011011)2=()16(11100100110110)2=()10把下列十进制数转换成二进制、八进制和十六进制数。(364.5)10=()2=()16=()8(74)10=()2=()16=()8233434669B9B3936101101100.116C.8554.410010104A112第54页，共109页，2023年，2月20日，星期一(5)二进制代码

用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码。

二—十进制代码：用4位二进制数b3b2b1b0来表示十进制数中的0~9十个数码。简称BCD码。

用四位自然二进制数码中的前10个数码来表示十进制数码，让各位的权值依次为8、4、2、1，称为8421BCD码。

其余码制还有2421码，其权值依次为2、4、2、1；余3码，由8421BCD码每个代码加0011得到；格雷码是一种循环码，其特点是任意相邻的两个数码，仅有一位代码不同，其它位相同。第55页，共109页，2023年，2月20日，星期一常用的几种BCD码

种类十进制8421码2421码余3码0000000000011100010001010020010001001013001100110110401000100011150101101110006011011001001701111101101081000111010119100111111100权2322212021222120无权第56页，共109页，2023年，2月20日，星期一四位循环格雷码十进制数循环格雷码十进制数循环格雷码00000100012001130010401105011160101701008110091101101111111110121010131011141001151000归纳：相邻两个代码之间仅有一位不同，且具有“反射性”。头两位分别是00→01→11→10末两位分别两两对应为：10→11→01→00第57页，共109页，2023年，2月20日，星期一2.逻辑函数及其化简

逻辑函数的化简，直接关系到数字电路的复杂程度和性能指标。逻辑化简的目标：与或表达式与项数最少，每一与项的变量数最少；或与表达式或项数最少，每一或项的变量数最少。达到上述化简目标，可使数字电路板上的芯片数量最少，信号传递级数最少，同时门的输入端数也最少。(1)逻辑代数的公式、定律和逻辑运算规则1)逻辑代数的基本公式与运算或运算非运算第58页，共109页，2023年，2月20日，星期一2)逻辑代数的基本定律交换律：结合律：分配律：反演律：3)逻辑代数的常用公式

逻辑代数在运算时应遵循先括号内后括号外、先“与”运算后“或”运算的规则，也可利用分配律或反演律变换后再运算。第59页，共109页，2023年，2月20日，星期一(2)逻辑函数的代数化简法

代数化简法就是应用逻辑代数的代数的公理、定理及规则对已有逻辑表达式进行逻辑化简的工作。逻辑函数在化简过程中，通常化简为最简与或式。最简与或式的一般标准是：表达式中的与项最少，每个与项中的变量个数最少。代数化简法最常用的方法有：1)并项法利用公式提取两项公因子后，互非变量消去。例化简逻辑函数解…提取公因子A…应用反演律将非与变换为或非…消去互非变量后，保留公因子A，实现并项。第60页，共109页，2023年，2月20日，星期一

并项法的关键在对函数式的某两与项提取公因子后，消去其中相同因子的原变量和反变量，则两项即可并为一项。提取公因子BC消去互为反变量的因子提取公因子B消去互为反变量的因子提取公因子A利用反演律提取公因子A消去互为反变量的因子例例第61页，共109页，2023年，2月20日，星期一2)吸收法利用公式将多余项AB吸收掉例化简逻辑函数解…应用或运算规律，括号内为1…提取公因子AC3)消去法利用公式例化简逻辑函数解…提取公因子C…应用反演律将非或变换为与非消去与项AB中的多余因子A…消去多余因子AB，实现化简。第62页，共109页，2023年，2月20日，星期一

利用公式A=A(B+B)，为某一项配上所缺变量。配项运用分配律提取公因子利用公式A+A=A，为某一项配上所能合并的项。配冗余项配冗余项运用吸收律消去互非的变量4)配项法应用吸收律化简例例第63页，共109页，2023年，2月20日，星期一将函数化简为最简与或式。…提取公因子C…应用非非定律…应用反演律…消去多余因子AB…消去多余因子C…得到函数式最简结果

采用代数法化简逻辑函数时，所用的具体方法不是唯一的，最后的表示形式也可能稍有不同，但各种最简结果的与或式乘积项数相同，乘积项中变量的个数对应相等。例第64页，共109页，2023年，2月20日，星期一用代数法化简下列逻辑函数式。AC1.F=ABCDE+ABC+AC2.F=AB+ABD+AC+ACE3.F=ABC+ABC+ABC+ABC4.F=ABC+AB+ACAB+ACAC+ABA5.F=(A+B)(A+C)A+BCAB+C+D6.F=AB+C+ACD+BCD第65页，共109页，2023年，2月20日，星期一(3)逻辑函数的卡诺图化简法

卡诺图是真值表的一种变形，为逻辑函数的化简提供了直观的图形方法。当逻辑变量不太多(一般小于5个)时，应用卡诺图化简逻辑函数，方法直观、简捷，较容易掌握。1)最小项的概念

设有n个变量，它们组成的与项中每个变量或以原变量或以反变量形式出现一次，且仅出现一次，这些与项均称之为n个变量的最小项。若函数包含n个变量，就可构成2n个最小项，分别记为mn。例如两变量的最小项共有22=4个，可表示为：三变量的最小项共有23=8个，可表示为：第66页，共109页，2023年，2月20日，星期一四变量的最小项共有24=16个，分别表示为：显然，当变量为n个时，最多可构成的最小项数为2n个。2)卡诺图表示法A01B01m0m1m2m3两变量卡诺图A01BC00011110m0m1m4m5m3m2m7m6三变量卡诺图CD00011110AB00011110m0m1m4m5m3m2m7m6m12m13m8m9m15m14m11m10四变量卡诺图显然，相邻两个变量之间只允许有一个变量不同！第67页，共109页，2023年，2月20日，星期一3)用卡诺图表示逻辑函数

卡诺图是平面方格阵列图，其画法满足几何相邻原则：相邻方格中的最小项仅有一个变量不同。用卡诺图表示逻辑函数时，将函数中出现的最小项，在对应方格中填1，没有的最小项填0(或不填)，所得图形即为该函数的卡诺图。例把函数式和表示在卡诺图中。m0m1m4m5ABC000101m3m2m7m611101m0m1m4m5ABC000101m3m2m7m61110111111111第68页，共109页，2023年，2月20日，星期一试把下列逻辑函数式表示在卡诺图中0101ABC00010110011110CD00011110AB000111100011010111000111

用卡诺图表示逻辑函数，关键在于正确找出函数式中所包含的全部最小项，并用1标在卡诺图对应的方格中。第69页，共109页，2023年，2月20日，星期一4)用卡诺图化简逻辑函数

利用卡诺图化简逻辑函数式的步骤如下：①根据变量的数目，画出相应方格数的卡诺图；②根据逻辑函数式，把所有为“1”的项画入卡诺图中；③用卡诺圈把相邻最小项进行合并，合并时应按照20、21、22、23、24个相邻变量圈定，并遵照卡诺圈最大化原则；④根据所圈的卡诺圈，消除圈内全部互非的变量，保留相同的变量作为一个“与”项(注意圈圈时应把卡诺图看作成一个圆柱形)，最后将各“与”项相或，即为化简后的最简与或表达式。例试把逻辑函数式CD00011110AB00011110用卡诺图化简。②把逻辑函数表示在卡诺图的方格中①画出相应方格数的卡诺图0011110111000111③按最大化原则圈定卡诺圈④消去卡诺圈中互非变量后得最简式第70页，共109页，2023年，2月20日，星期一例其余不为1的方格填写上0圈卡诺圈：只对2n个相邻为1项圈画

消去互为反变量的因子，保留相同的公因子，原函数化简为：CD00011110AB000111101001001111110000例AB00011110CD000111101111111100000000试把逻辑函数式化简。其余不为1的方格填写上0圈卡诺圈：只对2n个相邻为1项圈画

消去互为反变量的因子，保留相同的公因子，原函数化简为：第71页，共109页，2023年，2月20日，星期一

当卡诺圈中的相邻最小项为23个，即可消去3个互非的变量因子后合并为一项。小结：相邻最小项的数目必须为2n个才能合并为一项，并消去n个变量。包含的最小项数目越多，由这些最小项所形成的圈越大，消去的变量也就越多，从而所得到的逻辑表达式就越简单。这就是利用卡诺图化简逻辑函数的基本原理。CD00011110AB000111101111111100000000AB00011110CD000111101111111100000000例例第72页，共109页，2023年，2月20日，星期一试用卡诺图化简下列逻辑函数。AB00011110CD00011110111111111AB00011110CD00011110111111101ABC000111101111为0的最小项可以不标示在卡诺图中！第73页，共109页，2023年，2月20日，星期一一个n变量的逻辑函数最小项数为2n个，但在实际应用中可能仅用一部分，如8421BCD码中的0000~1001为有效码，而1010~1111则为无效码。无效码禁止出现或者出现后对电路的逻辑状态无影响，我们把这部分无关最小项d称为约束项。(4)带有约束项的逻辑函数的化简利用约束项化简的过程中，尽量不要将不需要的约束项也画入圈内，否则得不到函数的最简形式。显然约束项对逻辑函数的化简起到了简化作用。

约束项对逻辑函数最终的化简结果无影响，因此在化简的过程中可根据需要把约束项当作“0”或“1”，在卡诺图中用×表示1111××××1××ABCD0001111000011110例显然第74页，共109页，2023年，2月20日，星期一用卡诺图法化简下面的逻辑函数式3.组合逻辑电路

任意时刻电路的输出信号仅取决于该时刻输入信号，与电路原来所处的状态无关，这类数字电路称为组合逻辑电路。

组合逻辑电路研究的问题有分析电路和设计电路两大类。分析电路和设计电路的基础是逻辑代数和门电路的知识。

所谓分析，就是根据给定的逻辑电路，找出其输出信号和输入信号之间的逻辑关系，从而确定电路的逻辑功能。第75页，共109页，2023年，2月20日，星期一组合逻辑电路的分析步骤已知逻辑图写出逻辑式运用逻辑代数化简或变换列出逻辑真值表指出逻辑功能分析下图所示组合电路的功能。例FAB&&&&

1

已知逻辑电路图

2相应逻辑表达式根据逻辑图写出相应逻辑式第76页，共109页，2023年，2月20日，星期一

3化简逻辑式BAF000101011110

4列出真值表

由真值表可看出：输入AB相同时，输出为0；输入AB相异时，输出为1。显然，这是一个异或门电路，具有异或功能。

5指出逻辑功能应用代数法化简逻辑函数式…应用了反演律…还是应用了反演律…应用了分配律…应用了吸收律，得到最简形式。第77页，共109页，2023年，2月20日，星期一化简

2

3

4

5

1

当输入A、B、C中有2个或2个以上为1时，输出F就为1，否则输出F为0。若输入是裁判，输出是裁定结果，显然该电路是一个多数表决器。例分析下图所示组合电路的功能。应用了反演律写出逻辑真值表由真值表数据分析第78页，共109页，2023年，2月20日，星期一例分析下图所示组合电路的功能。

1

2

3应用了反演律应用了吸收律

由最简式可直接看出：电路输出只与输入AB有关，且具有与非功能。步骤4可省略！

第79页，共109页，2023年，2月20日，星期一ABC0001011110111111AB

由最简逻辑函数式可知，电路的输出F只与输入A、B有关，而与输入变量C无关，且F和A、B的逻辑关系为：有0出1，全1出0，即具有对AB的与非功能！也可应用卡诺图对该函数式进行化简：用卡诺图化简之前应找出该逻辑函数具有的所有最小项：用卡诺图化简：第80页，共109页，2023年，2月20日，星期一1.分析下图所示逻辑电路的功能：AB1&

F≥11&2.分析下图所示逻辑电路的功能。ABF≥1≥1≥1≥1同或功能同或功能第81页，共109页，2023年，2月20日，星期一4.组合逻辑电路的设计

根据给定的逻辑功能，画出实现该功能的逻辑电路的过程称为组合逻辑电路的设计。用与非门设计一个交通报警控制电路。交通信号灯有黄、绿、红3种，3种灯分别单独工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。要求用与非门组成电路。设计设黄、绿、红三灯分别用输入变量A、B、C表示，灯亮时为工作，其值为“1”，灯灭时为不工作，其值为“0”；输出报警信号用F表示，正常工作时F值为“0”，出现故障时F值为“1”。

根据上述假设，我们可根据题目要求，首先把电路的功能真值表表列写出来。

1

确定逻辑函数与变量关系例第82页，共109页，2023年，2月20日，星期一2列出相应真值表

3

列出逻辑函数式ABC00010111101111

4

得出最简式用卡诺图对上式进行化简：第83页，共109页，2023年，2月20日，星期一

AB

CF&

&

&

&

1

1

1

5

画出逻辑电路图

显然，组合逻辑电路的设计步骤为：①据题意确定输入、输出变量的逻辑形式；②列出相关真值表；③写出相应逻辑表达式；④化简逻辑式；⑤根据最简逻辑式画出逻辑电路图。应用非非定律对逻辑式变换，找出输出对输入的与非关系：对组合逻辑电路的设计问题，不作深入要求，学习者可根据需要自己进一步巩固提高。第84页，共109页，2023年，2月20日，星期一检验学习结果1.完成下列数制的转换：(1)(256)10＝()2＝()16(2)(B7)16＝()2＝()10(3)(10110001)2＝()16＝()82.试设计一个三变量的判奇电路；3.你能否设计一个三变量的一致电路？4.组合逻辑电路的基本单元是什么？组合逻辑电路的输入、输出之间的关系是即时对应的逻辑关系吗？5.叙述组合逻辑电路的分析步骤。想想练练第85页，共109页，2023年，2月20日，星期一9.3常用的组合逻辑电路器件1.编码器

把若干个0和1按一定规律编排起来的过程称为编码。通过编码获得的不同二进制数的组合称为代码。代码是机器能够识别的、用来表示某一对象或特定信息的数字符号。

十进制编码或某种特定信息的编码难于用电路来实现，数字电路中通常采用二进制编码或二—十进制编码。二进制编码是将某种特定信息编成二进制代码的电路；二—十进制编码是将十进制的十个数码编成二进制代码的电路。

能实现把某种特定信息转换为机器识别的二进制代码的组合逻辑电路称为编码器。第86页，共109页，2023年，2月20日，星期一

一位二进制代码有0和1两种，可以用来表示2个信息；两位二进制代码有四种组合，可以用来表示4种信息；而n位二进制代码有2n种组合，可以用来表示2n个信息。这种二进制编码在电路上较容易实现。(1)10线—4线优先编码器

在数字系统中，当编码器同时有多个输入为有效时，常要求输出不但有意义，而且应按事先编排好的优先顺序输出，即要求编码器只对其中优先权最高的一个输入信号进行编码，具有此功能的编码器称为优先编码器。优先编码器电路中，允许同时输入两个以上的编码信号。只不过优先编码器在设计时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，优先编码器只对其中优先权最高的一个输入信号实行编码。第87页，共109页，2023年，2月20日，星期一74LS147编码器的管脚排列图及逻辑符号

10线—4线优先编码器是将十进制数码转换为二进制代码的组合逻辑电路。常用的集成芯片有74LS147等。1234567

816151413121110974LS14774LS147优先编码器是一个16脚的集成芯片，其中15脚为空脚，I1~I9为信号输入端，A~D为输出端。输入和输出均为低电平有效。74LS147优先编码器的管脚排列图

在优先编码器中，优先级别高的信号排斥优先级别低的信号，74LS147优先编码器中I9的优先级别最高，I1的优先级别最低，具有单方面排斥的特性。第88页，共109页，2023年，2月20日，星期一74LS147优先编码器真值表

从真值表中可以看出，当无输入信号或输入信号中无低电平“0”时，输出端全部为高电平“1”；若输入端I9为“0”时，不论其它输入端是否有输入信号输入，输出为0110；再根据其它输入端的情况可以得出相应的输出代码。1111011001111000100110101011110011011110×××××××××××××××××0×××××××01××××××011×××××0111××××01111×××011111××0111111×0