微型计算机系统原理及应用第十五次课

回顾上次课的内容：一、

IBMPC/XT机主板结构二、IBMPC/XT控制核心和接口5.1.1、8086的两种组态5.1.2、8086引脚5.2、8086处理机时序5.3、系统总线济南大学控制学院1现在是1页\一共有81页\编辑于星期六本章学习要求:1、了解半导体存储器的分类、组成及组成部件的作用及工作原理、读/写操作的基本过程。l掌握半导体存储器的主要技术指标、芯片的扩充、CPU与半导体存储器间的连接。济南大学控制学院2现在是2页\一共有81页\编辑于星期六返回本节数据存储器引脚功能及排列VCC——电源正GND——电源负CS——片选CS2——掉电保护电压输入WE——写有效OE（RD）——输出有效A0～A12——地址线D0～D7——数据线

NC

A12

A7

A6

A5

A4

A3

A2

A1

A0

D0

D1

D2

GND

——

——

——

——

——

————

——

——

——

——

——

——

——

VCC

WE

CS2A8

A9

A11

OE

A10

CS

D7

D6

D5

D4

D3

128

227

326

425

524

623

722

821

920

1019

1118

1217

1316

1415

通用的存储器济南大学控制学院3现在是3页\一共有81页\编辑于星期六6.1半导体存储器分类1、简介2、半导体存储器的分类3、选择存储器件的考虑因素济南大学控制学院4现在是4页\一共有81页\编辑于星期六简介(概述)

存储器就是用来存储程序和数据的，程序和数据都是信息(广义上的数据)的表现形式。按照存取速度和用途可把存储器分为两大类：内存储器（简称内存，又称主存储器）和外存储器。存储器的容量越大，记忆的信息也就越多，计算机的功能也就越强（P175教材图）济南大学控制学院5现在是5页\一共有81页\编辑于星期六内存储器是一个半导体芯片，所以也叫它半导体存储器。它是以电的形式对数据进行存储，所以CPU可通过数据总线、地址总线和控制总线直接对其进行访问。它用于存放CPU当前处理的数据。外存储器是计算机的外部设备，它所保存的数据CPU不能直接访问，要通过接口电路，先输入到内存储器后，CPU才能访问。所以它用于存放CPU当前不用的数据。它的优点就是存储容量大，数据不易丢失。半导体存储器的逻辑结构如图6-1*。济南大学控制学院6现在是6页\一共有81页\编辑于星期六地址译码器

地址

内容

0000H

0001H

0002H

XXXXH

控制总线

数据总线

地址总线

图6-1*存储器的逻辑结构示意图控制逻辑济南大学控制学院7现在是7页\一共有81页\编辑于星期六存储器从外部看，有地址引脚，数据引脚和控制引脚。从内部看，有地址译码器、存储体、读写逻辑等组成。存储体是存储器的主体，存储体由是储存单元组成。一个储存单元由许多位组成，每一位可存放一个高电位（1），或一个低电位（0），相当于二进制编码的一位。一个储存单元的位数称为字长，一般8位称为一个字节，16位称为一个字。微机中储存单元是8位的（通常情况），所以一个储存单元中存放的是一个字节。济南大学控制学院8现在是8页\一共有81页\编辑于星期六地址译码器可以将外部输入的二进制编码转化为某一存储单元的选通信号，也就是说，在存储器的地址引脚上加任何一个二进制代码都可以唯一地选中一个存储单元。我们把对应某一存储单元的二进制代码称为该存储单元的地址，每个储存单元都有一个地址。在读或写信号控制的作用下，可以从数据线上读出选中的存储单元中的内容，或将数据线上的数据写入选中的存储单元。济南大学控制学院9现在是9页\一共有81页\编辑于星期六6.1半导体存储器的分类1．RAM的种类：在RAM中，按工艺可分为双极型和MOS型两大类。用MOS器件构成的RAM，可分为静态RAM和动态RAM两种。(随机)读写存储器RAM

（1）

双极性RAM（TTL）

（2）

MOSRAM

•静态RAM

•动态RAM济南大学控制学院10现在是10页\一共有81页\编辑于星期六2．ROM的种类：1）掩膜ROM；2）可编程的只读存储器PROM；3）可擦除的EPROM；4）电擦除的EEPROM；5）快速擦写存储器FlashMemory又称快闪存储器济南大学控制学院11现在是11页\一共有81页\编辑于星期六

图6-2半导体存储器的分类济南大学控制学院12现在是12页\一共有81页\编辑于星期六3选择存储器件的考虑因素(补充)（1）易失性（2）只读性（3）位容量（4）功耗（5）速度（6）价格（7）可靠性济南大学控制学院13现在是13页\一共有81页\编辑于星期六6.2.1静态RAM1．基本存储电路单元（六管静态存储电路）图6-3基本存储电路单元VCC

（+5V）ABT3(负载)T4T1(控制)T2AB6.2读写存储器（RAM）济南大学控制学院14现在是14页\一共有81页\编辑于星期六现在是15页\一共有81页\编辑于星期六 其中T1、T2为控制管，T3、T4为负载管。这个电路具有两个不同的稳定状态：若T1截止则A=“1”(高电平)，它使T2开启，于是B=“0”(低电平)而B=“0”又保证了T1截止。所以，这种状态是稳定的。同样，T1导电，T2截止的状态也是互相保证而稳定的。因此，可以用这两种不同状态分别表示“1”或“0”。现在是16页\一共有81页\编辑于星期六 当把触发器作为存储电路时，就要能控制是否被选中。这样，就形成了图6-3(b)所示的六管基本存储电路。 当X的译码输出线为高电平时，则T5、T6管导通，A、B端就与位线D0和D0#相连；当这个电路被选中时，相应的Y译码输出也是高电平，故T7、T8管(它们是一列公用的)也是导通的，于是D0和D0#(这是存储器内部的位线)就与输入输出电路I/O及I/O#(这是指存储器外部的数据线)相通。现在是17页\一共有81页\编辑于星期六 当写入时，写入信号自I/O和I/O#线输入，如要写“1”则I/O线为“1”，而I/O#线为“0”。它们通过T7、T8管以及T5、T6管分别与A端和B端相连，使A=“1”，B=“0”，就强迫T2管导通，T1管截止，相当于把输入电荷存储于T1和T2管的栅极。当输入信号以及地址选择信号消失后，T5、T6、T7、T8都截止，由于存储单元有电源和两负载管，可以不断地向栅极补充电荷，所以靠两个反相器的交叉控制，只要不掉电就能保持写入的信号“1”，而不用再生(刷新)。若要写入“0”，则I/O线为“0”，而I/O#线为“1”，使T1导通，而T2截止，同样写入的“0”信号也可以保持住，一直到写入新的信号为止。现在是18页\一共有81页\编辑于星期六2．静态RAM的结构图6-5典型的RAM的示意图济南大学控制学院19现在是19页\一共有81页\编辑于星期六 一个基本存储电路表示一个二进制位，目前微型计算机的通常容量为128MB或256MB，故需要128M×8或256M×8个基本存储电路，因而存储器是由大量的存储电路组成的。这些存储电路必须有规则地组合起来，这就是存储体。现在是20页\一共有81页\编辑于星期六 为了区别不同的存储单元，就给它们各起一个号——地址。所以，我们是以地址号来选择不同的存储单元的。于是，在电路中就要有地址寄存器和地址译码器用来选择所需要的单元。另外，选择时往往还要有驱动电路，读出的信息还要有放大等。总之，在存储器中除了存储体外，还要有相应的外围电路。现在是21页\一共有81页\编辑于星期六1.存储体 在较大容量的存储器中，往往把各个字的同一位组织在一个片中。例如图6-5中的1024×1位，它是1024个字的同一位；4096×1位，则是4096个字的同一位。由这样的8个芯片则可组成1024×8位或4096×8位存储体。同一位的这些字通常排成矩阵的形式。如32×32=1024，或64×64=4096。由X选择线——行线和Y选择线——列线的重叠来选择所需要的存储单元。现在是22页\一共有81页\编辑于星期六现在是23页\一共有81页\编辑于星期六 这样做可以节省译码和驱动电路。就拿1024×1位来说，若不采用矩阵的办法，则译码输出线就需要有1024条；在采用X、Y译码驱动时，则只需要32+32=64条。 如果存储容量较小，也可把RAM芯片的单元阵列直接排成所需要位数的形式。这时每一条X选择线代表一个字，而每一条Y线代表字中的一位，所以习惯上就把X选择线称为字线，而Y选择线称为位线。现在是24页\一共有81页\编辑于星期六2.外围电路 一个存储器除了由基本存储电路构成的存储体外，还有许多外围电路，通常有：

(1)地址译码器 存储单元是按地址来选择的，如内存为64KB，则地址信息为16位(216=64K)，CPU要选择某一单元就在地址总线上输出此单元的地址信号给存储器，存储器就必须对地址信号经过译码，用以选择需要访问的单元。现在是25页\一共有81页\编辑于星期六

(2)I/O电路 它处于数据总线和被选用的单元之间，用以控制被选中的单元的读出或写入，并具有放大信息的作用。

(3)片选控制端CS#(ChipSelect)

目前每一片的存储容量终究还是有限的，所以，一个存储体总还是要由一定数量的芯片组成。在地址选择时，首先要选片，用地址译码器输出和一些控制信号(如IO/M#)形成选片信号，只有当CS#有效选中某一片时，此片所连的地址线才有效，才能对这一片上的存储单元进行读或写的操作。现在是26页\一共有81页\编辑于星期六3．SRAM芯片实例常用的SRAM芯片有2114位1K×4济南大学控制学院27现在是27页\一共有81页\编辑于星期六济南大学控制学院28现在是28页\一共有81页\编辑于星期六6.2.3RAM与CPU的连接

主要有以下三部分

1、地址线的连接

2、数据线的连接

3、控制线的连接济南大学控制学院29现在是29页\一共有81页\编辑于星期六CPU与存储器的连接时应注意的问题1．CPU总线的负载能力2．CPU的时序与存储器的存取速度之间的配合3．存储器地址分配和片选问题4.控制信号的连接济南大学控制学院30现在是30页\一共有81页\编辑于星期六存储器片选信号的产生方式和译码电路1．片选信号的产生方式（1）线选方式（线选法）：小容量寻址，地址有重叠（2）局部译码选择方式（部分译码法）：（3）全局译码选择方式（全译码法）

：无重叠济南大学控制学院31现在是31页\一共有81页\编辑于星期六2．存储地址译码电路74LS138经常用来作为存储器的译码电路。

图6-1674LS138引脚济南大学控制学院32现在是32页\一共有81页\编辑于星期六

G2AG2BG1CBAY7～Y0有效输出00100011111110Y000100111111101Y100101011111011Y200101111110111Y300110011101111Y400110111011111Y500111010111111Y600111101111111Y7其他值×××11111111无效表6-374LS138的真值济南大学控制学院33现在是33页\一共有81页\编辑于星期六CPU（8088系列）与存储器的连接

1．1KBRAM与CPU的连接（1）计算出所需的芯片数。（2）构成数据总线所需的位数和系统所需的容量。（3）控制线，数据线，地址线对应相连。济南大学控制学院34现在是34页\一共有81页\编辑于星期六图6-17用1024×1位的芯片组成1K×8位RAM的方框图济南大学控制学院35现在是35页\一共有81页\编辑于星期六图6-18用256×4位的芯片组成1K×8RAM的方框图256需要多少地址线？济南大学控制学院36现在是36页\一共有81页\编辑于星期六2.CPU与2KBRAM的连接2KB的涵义?2K*8是8位B是Byte如用21141K*4位的芯片.需要几片?1K*8就需要2片;2K*8就需要4片济南大学控制学院37现在是37页\一共有81页\编辑于星期六图6-9用2114芯片组成2KRAM全局译码结构图

D7～

A9～A0

CS

2114

WE

D3～D0

6：64译

码

器

D7～

A9～A0

CS

2114

WE

D7～D4

D7～

A9～A0

CS

2114

WE

D3～D0

D7～

A9～A0

CS

2114

WE

D7～D0

D7～

A9～A0

CS

2114

WE

D7～D0

D7～

A9～A0

CS

2114

WE

D7～D4

A15～A10

A9～A0

IO/M

CPU

WE

D7～D0

10A11A10济南大学控制学院38现在是38页\一共有81页\编辑于星期六第一组:A15--A10A9---A0

地址最低0000000000000000

地址最高0000001111111111

0000~03FFH第二组第一组:A15--A10A9---A0

地址最低0000010000000000

地址最高

000001

1111111111

0400~07FFHA15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0济南大学控制学院39现在是39页\一共有81页\编辑于星期六2．4KBRAM的连接(多种方法)（1）计算出所需的芯片数（8片，怎么算）1K*4(位)*8(片)=4KByte

每片10位地址线，寻址1KB，所以应分成4组（2）构成数据总线所需的位数和系统所需的容量（3）控制线，数据线，地址线的连接：有线选方式、局部译码选择方式和全局译码选择方式之分。济南大学控制学院40现在是40页\一共有81页\编辑于星期六表6-4全译码地址分布A15A14A13A12A11A10地址分布XX1110第一组：3800H~3BFFHXX1101第二组：3400H~07FFHXX1011第三组：2C00H~2FFFHXX0111第四组：1C00H~1FFFHA9---A000000000001111111111济南大学控制学院41现在是41页\一共有81页\编辑于星期六用2114芯片组成4KRAM线选控制译码结构图

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A13

A12

A11

A10

A9～A0

D7～D0

WE

RD

全译码济南大学控制学院42现在是42页\一共有81页\编辑于星期六部分译码方式地址分布A15A14A13A12A11A10地址分布XXXX00第一组：0000H~03FFHXXXX01第二组：0400H~07FFHXXXX10第三组：0800H~0BFFFHXXXX11第四组：0C00H~0FFFHA9----------A000000000001111111111济南大学控制学院43现在是43页\一共有81页\编辑于星期六图6-21用2114芯片组成4KRAM部分译码结构图

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

6：64译

码

器

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D0

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D0

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A15～A10

A9～A0

IO/M

CPU

WE

D7～D0

部分译码A10-A15任意两位济南大学控制学院44现在是44页\一共有81页\编辑于星期六3.多(大于4)RAM与CPU的连接参见教材:P1866.2.464KB动态RAM(略)

增大容量济南大学控制学院45现在是45页\一共有81页\编辑于星期六6.3现代RAM内存条的组成1.内存芯片：一定地址上的电容和晶体管2．桥路电阻：多个电阻构成，阻抗匹配、信号衰减3．电容：滤波，过滤高频干扰4．EEPrOM：存放内存的速度、容量、电压等参数，开机上电即读取。济南大学控制学院46现在是46页\一共有81页\编辑于星期六6.3现代RAM1．ECCRAM2．EDORAM和突发模式RAM3．同步RAM（SynchronousRAM，简称SDRAM）4．高速缓冲存储器RAM5．RAMBUS内存6．DDR

SDRAM7．VirtualChannelMemory（VCM）8．SLDRAM（Synchnonous

Link

DRAM）济南大学控制学院47现在是47页\一共有81页\编辑于星期六1．ECCRAMECCRAM可以自动纠错的RAM2.EDORAM和突发模式RAMEDO技术是在当前读写周期中就启动下一个读写周期，比普通DRAM的读写速度可提高30%。突发模式在当前读写周期中就启动下面4个单元的操作，可更大地提高RAM的读写速度。3.同步RAM（SDRAM）CPU和RAM用同一个时钟，用步工作，比EDO速度还快。济南大学控制学院48现在是48页\一共有81页\编辑于星期六4.高速缓冲RAM（CDRAM）把高速的SRAM集成到DRAM芯片中，作为DRAM的内部高速缓存。5.RAMBUS内存通过简化RAM结构来提高工作频率，进而提高传输速率。济南大学控制学院49现在是49页\一共有81页\编辑于星期六6.DDRSDRAMDDRSDRAM是在时钟脉冲的上升沿和下降沿都传输数据的SDRAM(老式的SDRAM只在上升沿读或写)，所以叫双倍速率SDRAM。常见的有PC1600(数据传输率1600GBps)和PC2600(数据传输率2600GBps)。济南大学控制学院50现在是50页\一共有81页\编辑于星期六7.VCMVCM虚拟通道存储器，是一种缓冲式存储器，其中集成了通道缓冲器，用高速寄存器进行配置和控制，实现高速数据传输。8.除上述几款新型内存外，还有SLDRAM（SynchnonousLinkDRAM同步链动态随机存储器)、DirectRambusDRAM（接口动态随机存储器）、FCRAM（FastCycleRAM快速循环动态存储器）等几种新型的RAM技术及芯片类型。济南大学控制学院51现在是51页\一共有81页\编辑于星期六6.4只读存储器（ROM）6.4.1掩膜ROM6.4.2可擦除可编程的ROM（EPROM）6.4.3电可擦可编程ROM（EEROM）6.4.4新一代可编程ROM（FLASH）济南大学控制学院52现在是52页\一共有81页\编辑于星期六6.4.1掩膜ROM如图有的列是连有管子，有的没有，这是在制造时由二次光刻版的图形（掩模）所决定图6-23单译码结构电路济南大学控制学院53现在是53页\一共有81页\编辑于星期六图6-12复合译码结构电路济南大学控制学院54现在是54页\一共有81页\编辑于星期六表6-1掩膜ROM的内容

位

单元D3D2D1D001001110102010131111济南大学控制学院55现在是55页\一共有81页\编辑于星期六2．双极型ROM电路双极型ROM速度比MOSROM的速度要快，它的取数时间约为几十纳秒。因此，双极型ROM适用于对速度要求较高的应用场合。济南大学控制学院56现在是56页\一共有81页\编辑于星期六6.4.2可擦除可编程的ROM（EPROM）1．基本存储电路图6-13EPROM的结构示意图济南大学控制学院57现在是57页\一共有81页\编辑于星期六2．EPROM实例图6-142716引脚VCC——电源正GND——电源负VPP——程序写入电压25VCE——片选OE——输出允许A0～A12——地址线D0～D7——数据线济南大学控制学院58现在是58页\一共有81页\编辑于星期六6.4.3可擦除可编程的ROM（EEPROM）济南大学控制学院59现在是59页\一共有81页\编辑于星期六图6-152817A引脚1．Intel2817的基本特点VCC——电源正GND——电源负WE——写入允许R/B——写入时为低，写完后为高CE——片选OE——输出允许A0～A12——地址线D0～D7——数据线济南大学控制学院60现在是60页\一共有81页\编辑于星期六2．Intel2817的工作方式表6-2Intel2817的工作方式济南大学控制学院61现在是61页\一共有81页\编辑于星期六6.4.4新一代可编程ROM（FLASH）与EEPROM有些相似，但工作机制却不同。济南大学控制学院62现在是62页\一共有81页\编辑于星期六6.5IBM-PC/XT中的存储器，扩展存储器及其管理

6.5.1存储空间的分配6.5.2ROM子系统6.5.3RAM子系统4.5.4寻址范围6.5.4寻址范围6.5.5存储器的管理6.5.6高速缓存器Cache济南大学控制学院63现在是63页\一共有81页\编辑于星期六6.5.1存储空间的分配图6-22IBMPC/XT存储空间的分配济南大学控制学院64现在是64页\一共有81页\编辑于星期六6.5.2ROM子系统其功能为：DOS引导程序；硬件中断管理程序；系统配置分析程序；系统冷启动，热启动和自测试；字符图形发生器；济南大学控制学院65现在是65页\一共有81页\编辑于星期六图6-23系统板上的ROM电路济南大学控制学院66现在是66页\一共有81页\编辑于星期六这个电路用了15根地址线接存储器，允许接215=32K的存储器芯片。用了3根地址线提高译码器进行片选，允许选8组存储器芯片。CPU的MEMR接译码器的G2A，A19接译码器的G1，A18提高反相器接译码器的G2B，所以要使译码器有效，必须A19A18同时为高，且CPU执行的是存储器访问指令。译码器8个输出端可管理的8个32K的地址如表6-5和表6-6。济南大学控制学院67现在是67页\一共有81页\编辑于星期六A19A18A17A16A15A14～A0地址范围

11000000000000000000～111111111111111C0000H～C7FFFH

11001000000000000000～111111111111111C8000H～CFFFFH

11010000000000000000～111111111111111D0000H～D7FFFH

11011000000000000000～111111111111111D8000H～DFFFFH表6-5前4片ROM的地址范围济南大学控制学院68现在是68页\一共有81页\编辑于星期六A19A18A17A16A15A14～A0地址范围

1110

0000000000000000～111111111111111E0000H～E7FFFH

11101000000000000000～111111111111111E8000H～EFFFFH

11

110000000000000000～111111111111111F0000H～F7FFFH

11111000000000000000～111111111111111F8000H～FFFFFH表6-6后4片ROM的地址范围济南大学控制学院69现在是69页\一共有81页\编辑于星期六前6个32K的地址从C0000H～EFFFFH共192K字节，用于存放系统控制程序。后2个32K地址从F0000H～FFFFFH共还有64K字节，但系统中只用了40K，有一片8K的ROM和一片32K的ROM组成，用于存放ROMBASIC和BIOS程序。这样由于8K的ROM用不了15根地址线，多余的地址引脚可选任意值，所以就有一些地址是重复的，如表6-7。但这并不防碍使用。济南大学控制学院70现在是70页\一共有81页\编辑于星期六表6-72764(Intel*k*8的EPROM)的4个重复的地址范围A19A18A17A16A15A14A13A12～A0地址范围

11110000000000000000～1111111111111F0000H～F1FFFH11110010000000000000～1111111111111F2000H～F3FFFH11110100000000000000～1111111111111F4000H～F5FFFH11110110000000000000～1111111111111F6000H～F7FFFH济南大学控制学院71现在是71页\一共有81页\编辑于星期六27256(Intel32K*8的EPRO