第5章MCS51单片机存储器扩展

本章内容

MCS-51单片机系统扩展的三总线结构存储器扩展的编址技术

程序存储器,数据存储器,和I/O功能部件的扩展方法现在是1页\一共有82页\编辑于星期一了解51单片机系统存储器的芯片及其功能；了解单片机信息传送的通道；掌握程序存储器,数据存储器以及I/O功能部件扩展与CPU的连接方法及其编址方法。学习目的现在是2页\一共有82页\编辑于星期一为什么要进行单片机的存储器扩展？课题引入

要回答这个问题，就要先了解单片机内部程序存储器的容量：现在是3页\一共有82页\编辑于星期一子系列机型片内ROM片内RAM可寻址ROM范围可寻址RAM范围51子系列8031无128B64KB64KB80514KB128B64KB64KB87514KB128B64KB64KB52子系列8032无256B64KB64KB80528KB256B64KB64KB

实际应用时，如果单片机内部程序存储器的容量不能满足要求时，就需要在其外部进行存储器的扩展。现在是4页\一共有82页\编辑于星期一5.1.1存储器的主要性能指标存储器的容量表示(1/3)：位（bit）：计算机中表示信息的基本单元是位，它用来表达一个二进制信息“1”或“0”。在存储器中，位信息是由具有记忆功能的半导体电路（如触发器）实现的。5.1存储器基本知识现在是5页\一共有82页\编辑于星期一存储器的容量表示(2/3)：字节（Byte）：计算机中信息大多是以字节形式存放的。一个字节由8个信息位组成，通常作为一个存储单元。微型计算机中的存储器几乎都是以字节（8位）进行编址的，也就是说总认为一个字节是“基本”的字长，所以常常只用可能存储的字节数来表示存储容量。字（Word）：字是计算机进行数据处理时，一次存取、加工和传递的一组二进制位。它的长度叫做字长。1个字通常由2个字节组成。现在是6页\一共有82页\编辑于星期一存储器的容量表示(3/3)：容量：存储器芯片的容量是指在一块芯片中所能存储的信息位数。存储器的容量通常用“芯片单元数×数据线位数”(即=字数×字长)表示。如一个存储器能存4096个字，字长16位，则存储容量可用4096×16表示。一般，1024位记为1K(并非是1K=1000位)。例如，8K×8位的芯片，其容量为能存储8×1024×8=65536

“位”信息。一般用“字节”作单位表示容量，如上述芯片的存储容量为8K字节。现在是7页\一共有82页\编辑于星期一存储器的存取时间：存储器的存取时间定义为存储器从接收到寻找存储单元的地址码开始，到它取出或存入数据为止所需的时间。通常手册上给出这个参数的上限值，称为最大存取时间。显然，它是说明存储器工作速度的指标。最大存取时间愈短，计算机的工作速度就愈快。半导体存储器的最大存取时间为十几ns到几百ns。现在是8页\一共有82页\编辑于星期一可靠性：可靠性是指存储器对电磁场及温度等变化的抗干扰性，半导体存储器由于采用大规模集成电路结构，可靠性高，平均无故障时间为几千小时以上。功耗及其它指标：功耗低、体积小、重量轻、价格便宜、使用灵活是微型计算机的主要特点及优点，所以存储器的体积大小、功耗、工作温度范围、成本高低等也成为人们关心的指标。现在是9页\一共有82页\编辑于星期一5.1.2存储器的分类计算机存储系统外存内存随机存取存储器RAM静态RAM（SRAM）动态RAM（DRAM）可擦除ROM(EPROM)闪速ROM(FlashRom)掩膜ROM可编程ROM(PROM)只读存储器ROM电可擦除ROM(EEPROM)磁盘磁带现在是10页\一共有82页\编辑于星期一内存储器：简称内存，位于计算机主机内部，是计算机的主要存储器，所以，也称主存储器或主存。用来存放CPU当前使用的或经常使用的程序和数据，CPU可以随时直接对主存进行访问(读/写)，内存通常由半导体存储器组成。特点：速度快，但容量小，目前微型机的内存容量为十几或几十M字节。现在是11页\一共有82页\编辑于星期一外存储器：外存储器也称辅助存储器，简称外存，外存储器由磁表面存储器构成。目前主要使用的外存有软盘、硬盘、光盘和磁带等。特点：存储容量大，速度慢，CPU不能直接访问，要由专用设备(如磁盘驱动器)来管理。现在是12页\一共有82页\编辑于星期一随机存取存储器RAM：RAM也称读写存储器，即CPU在运行过程中能随时进行数据的读出和写入(也称数据存储器)。RAM中存放的信息当关闭电源时会全部丢失，所以，RAM是易失性存储器，只能用来存放暂时性的输入输出数据、中间运算结果、用户程序，也常用它来与外存交换信息或用作堆栈。通常人们所说的微机内存容量就是指RAM存储器的容量。5.1.3半导体存储器(内存)的分类现在是13页\一共有82页\编辑于星期一只读存储器ROM(1/4)：ROM是一种当写入信息之后，就只能读出而不能改写的固定存储器(又称程序存储器)。断电后，ROM中所存信息仍保留不变，所以，ROM是非易失性存储器。因此，微机系统中常用ROM来存放固定的程序和数据，如监控程序、操作系统中的BI0S(基本输出输出系统)、BASIC解释程序或用户需要固化的程序。按照构成ROM的集成电路内部结构的不同，则ROM又可分为以下5种：现在是14页\一共有82页\编辑于星期一只读存储器ROM(2/4)：掩膜ROM

简称为ROM。利用掩膜工艺制造，由存储器生产厂家根据用户要求进行编程，一经制作完成就不能更改其内容，因此，只适合于存储成熟的固定程序和数据，大批量生产时成本很低。可编程ROM

简称为PROM(ProgrammableROM)。该存储器在出厂时器件中不存人任何信息，是空白存储器，由用户根据需要，利用特殊方法写入程序和数据，但只能写入一次，写入后就不能更改，它类似于掩摸ROM，适合小批量生产。现在是15页\一共有82页\编辑于星期一只读存储器ROM(3/4)：可擦除可编程ROM

简称为EROM(ErasablePROM)。该存储器允许用户按规定的方法和设备进行多次编程，如编程之后想修改，可用紫外线灯制作的抹除器照射约20分钟左右，使存储器全部复原，用户可再次写入新的内容。这对于工程研制和开发特别方便，应用较广。电可擦除可编程EPROM

简称为E2PROM(ElectricallvErasablePROM)。该存储器的特点是：能以字节为单位进行擦除和改写，而不是像EPROM那样整体擦除，也不需要把芯片从用户系统中拨下来用编程器编程，在用户系统即可进行。随着技术的发展，E2PROM的擦写速度将不断加快，容量将不断提高，将可作为非易失性的RAM使用.现在是16页\一共有82页\编辑于星期一只读存储器ROM(4/4)：闪速存储器FlashMemory

闪速存储器又称闪烁存储器，简称闪存。是一种新型的半导体存储器，具有可靠的非易失性、电擦除性及低成本等优点，对于需要实施代码或数据更新的嵌入性应用是一种理想的存储器，而且它在固有性能和成本方面有较明显的优势。闪速存储器的主要性能特点体现在：电改写，电擦除，可实现大规模电擦除；可高速编程；闪速存储器可重复使用，目前，商品化的闪速存储器已可以做到擦写几十万次以上，读取时间小于90ns，容量也很大。性能明显优于一般的EEPROM。例如常用的U盘就是闪存的一种，闪存卡也是闪存的一种，比如应用在数码相机，掌上电脑，MP3等小型数码产品中作为存储介质：CF卡，SM卡，MMC卡，SD卡，记忆棒（MemoryStick）等。现在是17页\一共有82页\编辑于星期一静态随机存储器RAM概述（1/2）：常用的数据存储器有静态RAM和动态RAM两种。动态RAM与静态RAM相比，具有成本低、功耗小的优点，但它需要刷新电路，以保持数据信息不丢失，其接口电路较复杂。故在单片机系统中没有得到广泛的应用。与动态RAM相比，静态RAM无须考虑为保持数据而设置的刷新电路，故扩展电路较简单。但它的功耗及价格较动态RAM高。尽管如此，目前在单片机系统中最常用的RAM还是静态RAM。5.1.4典型半导体存储器芯片(1/4)只对主要的芯片举例介绍，其他自己看现在是18页\一共有82页\编辑于星期一静态随机存储器RAM概述（2/2）：最常用的静态RAM芯片有6116(2kB×8)、6264（8kB×8）、62128（16kB×8）、62256（32kB×8）等多种，它们都用单一+5V供电，双列直插封装，6116为24引脚封装，6264、62128、62256为28引脚封装。下面介绍6264。现在是19页\一共有82页\编辑于星期一6264RAM芯片（1/2）：Intel6264是8K×8静态RAM芯片。用单一的+5V电源，所有的输入端和输出端都与TTL电路兼容。电原理图逻辑符号如图所示。A0~A12为地址线，与地址总线低13位相连接。D0~D8为双向数据线。它的功能如下表：现在是20页\一共有82页\编辑于星期一6264RAM芯片（2/2）：WE\为写信号线，OE\为数据输出允许信号线（注意它与CPU的读RD\线连接），CS\(教材上是CE\)是片选信号线。CS2=1，CS1\=0时，选中该芯片。现在是21页\一共有82页\编辑于星期一EPROM芯片概述(1/2)：EPROM（ErasablePROM）是可擦除、可改写的PROM。用户可根据需要对它进行多次写入和擦除。但每次写入之前，一定要先擦除。按照信息擦除方法的不同，EPROM是用紫外线擦除的。通常其内容的擦除、写入都用专门的工具完成，操作比较简单。典型芯片是27系列产品，例如，2764（8KB×8），27128(16KB×8)，27256（32KB×8），27512（64KB×8），“27”后面的数字表示其位存储容量。扩展程序存储器时，应尽量用大容量的芯片。5.1.4典型半导体存储器芯片(2/4)现在是22页\一共有82页\编辑于星期一EPROM芯片概述(2/2)：EPROM典型芯片27系列产品引脚如下图。现在是23页\一共有82页\编辑于星期一2764EPROM(1/2)：Intel6764是8K×8可编程ROM芯片。用单一的+5V电源，所有的输入端和输出端都与TTL电路兼容。其中,CS为片选信号，OE\为输出允许信号（注意与CPU的PSEN\-程序存储器选通信号线），PGM\为编程脉冲输入（50ms脉冲），VPP为编程电压，A0~A12为13根地址线，D0~D7为8位数据线。现在是24页\一共有82页\编辑于星期一2764EPROM(2/2)：正常工作（只读）时，VPP=VCC=+5V。编程时，VPP=+21~25V（高压），PGM\端加入宽度为50ms的正/负脉冲(N沟道器件为正脉冲，P沟道器件为负脉)。2764工作方式选择表引脚方式读出VILVILVIHVccVcc输出维持编程编程校验禁止编程CEVppOEPGMVccD7-D0VIH

任意任意VccVcc高阻VILVIH

负脉冲VppVcc输入VILVILVIHVppVcc输出VIH

任意任意VppVcc高阻现在是25页\一共有82页\编辑于星期一E2PROM芯片概述(1/2)：E2PROM（ElectricallyErasablePROM）也是可擦除、可改写的PROM。它是用电信号编程，电擦除，比EPROM方便。读写操作与RAM相似，写入速度稍慢。断电后能够保存信息。其突出特点是保留信息长达20年，不存在像EPROM在日光下信息缓慢丢失的问题。常用的E2PROM芯片在芯片的引脚设计上，2KB的E2PROM2816与EPROM2716、RAM6116兼容;8KB的E2PROM2864A与EPROM2764、RAM6264兼容;2816、2817(2KB)和2864A(8KB)的读出时间均为250ns，写入时间10ms。5.1.4典型半导体存储器芯片(3/4)现在是26页\一共有82页\编辑于星期一E2PROM芯片概述(2/2)：常用的E2PROM芯片在芯片的引脚设计现在是27页\一共有82页\编辑于星期一2817E2PROM(1/2)：Intel2817是8K×8电擦除可编程ROM芯片。用单一的+5V电源，写入时间10ms，写入电压5V，读取时间200ns。其中，CE\为片选信号,OE\为输出允许信号,RDY/BUSY\为准备就绪/忙状态(写操作状态指示输出Ready/Busy)，给CPU提供芯片信息。A0~A10为11根地址线，D0~D7为8位数据线。现在是28页\一共有82页\编辑于星期一2817E2PROM(2/2)：2817的工作方式如下表：其中I表示输入，O表示输出。L表示低电平，H表示高电平。×表示任意。CE\是片选，OE\是输出允许，WE是写信号，R/B是准备就绪/忙状态。现在是29页\一共有82页\编辑于星期一闪速存储器芯片概述(1/2)：闪存(FlashMemory)是一种在EPROM与E2PROM基础上发展起来的,它与EPROM一样用单管来存储一位信息,与E2PROM相同之处是用电来擦除;不同之处是(1)与EPROM比较,系统加电情况下可擦除和重复编程，而不需要特殊的高电压；(2)与E2PROM比较,成本低、密度大、存取速度高、功耗小；(3)只能擦除整个区域或整个器件（E2PROM可以一次只擦除一个字节）。闪存的工作原理是利用“热电子”注入来实现写入的,擦除技术是在电场作用下,浮置栅上的电子越过氧化层进入源极区而全部消失,从而实现整体擦除或分区擦除。5.1.4典型半导体存储器芯片(4/4)现在是30页\一共有82页\编辑于星期一闪速存储器芯片概述(2/2)：闪存(FlashMemory)特点：固有的非易失性,不需备用电池来确保数据存留；可直接执行,省去从磁盘到RAM的加载步骤;可实现在线编程；编程写入及擦除速度快。FlashROM应用：(1)主板、显卡BIOS;(2)移动存储器;(3)MP3播放器;(4)数码相机、摄像机存储卡;(5)嵌入式、便携式系统电子盘等。从结构上分主要有AND、NAND、NOR等。NOR与NAND均为非易失性闪存模块。NOR又称CodeFlash，有些类似于DRAM（内存）。它具有单独的地址、数据和控制线，便于直接读取。现在是31页\一共有82页\编辑于星期一28F040是一块512K×8B的闪速EEPROM芯片，其内部可分成16个32KB的块(或一页)。每一块可独立进行擦除。G\为输出允许信号，低电平有效；E\为芯片写允许信号，在它的下降沿锁存选中单元的地址，用上升沿锁存写入的数据。19地址线、8根数据线。典型的闪存典型芯片28F040(1/2)：现在是32页\一共有82页\编辑于星期一典型的闪存典型芯片28F040(2/2)：工作过程有三种工作方式：（1）读出；（2）编程写入；（3）擦除；控制方法：通过向储存器芯片内部状态寄存器写入命令的方法来控制芯片的工作方式。状态寄存器各位的含意：位高电平（1）低电平（0）用于SR7(D7)准备好忙写命令SR6(D6)擦除挂起正在擦除/已完成擦除挂起SR5(D5)块或片擦除错误块或片擦除成功擦除SR4(D4)字节编程错误字节编程成功编程状态SR3(D3)VPP太低，操作失败VPP合适监测VPPSR2~SR0保留未用现在是33页\一共有82页\编辑于星期一计算机存储器地址空间的结构概述(1/3)：存储器的作用：存放程序和数据。存储器由许多单元组成，每个单元有一个编号（称为地址）。一个单元存放一个8位二进制数（字节）的内容，当一个数据多于8位时，就需要多个单元来存放。存储器分ROM和RAM等:

5.1.5MCS-51单片机的存储器结构FFH90H……02H00H01H

3AH00H78H内容地址

ROM：用来存放程序、常数——程序存储器；

RAM：存放程序运行中所需的变量或运算结果——数据存储器。现在是34页\一共有82页\编辑于星期一计算机存储器地址空间的结构概述(2/3)：存储器地址空间有两种结构形式——普林斯顿结构和哈佛结构。普林斯顿结构：只有一个地址空间，一个地址对应唯一的存储器单元，

RAM和ROM安排在一个空间的不同区域，程序和数据共用一个存储器逻辑空间，统一编址。CPU访问RAM和访问ROM使用相同的指令。例如：如8086、MCS-96单片机,奔腾、Intel系列微机。FFFFHRAMROM0000H普林斯顿结构现在是35页\一共有82页\编辑于星期一计算机存储器地址空间的结构概述(3/3)：哈佛结构：RAM和ROM有两个不同的地址空间，RAM和ROM可以有相同的地址，也就是说程序与数据分为两个独立存储器逻辑空间，分开编址。CPU访问RAM和访问ROM使用不同的指令、不同的控制信号。如51系列单片机。FFFFHRAM0000HFFFFHROM0000H哈佛结构现在是36页\一共有82页\编辑于星期一MCS-51单片机的存储器的结构(1/3)：MCS-51单片机的存储器在物理上是分开的，共有4个存储空间：片内程序存储器、片外程序存储器、片内数据存储器和片外数据存储器。但从逻辑上看,MCS-51有三个存储器空间：①片内数据存储器RAM；②片外数据存储器RAM；③片内、片外统一编址的程序存储器ROM。外部数据存储器

(RAM)外部程序存储器

(ROM)内部程序存储器内部数据存储器8XX51现在是37页\一共有82页\编辑于星期一MCS-51单片机的存储器的结构(2/3)：MCS-51单片机的程序存储器ROM：片内外统一编址0000H~FFFFH的64KB程序存储器地址空间,所以逻辑上，只有一个ROM空间。①256B片内数据存储器地址空间；(引脚EA的接法决定了程序储存器的0000～0FFFH的4KB地址范围是在单片机片内还是片外)

②64KB片外数据存储器地址空间(地址:1000H~FFFFH)。H00000FFFH0FFFH

外部ROM(64KB)内部ROM(EA=1)(4KB)H0000外部ROM(EA=0）(4KB)1000HFFFFH64KB内部有ROM的单片机，在正常运行时应把引脚EA接高电平，使程序从内部ROM开始执行，当PC值超过内部ROM地址空间时，会自动转向外部ROM去执行程序。对内部无ROM的单片机，应始终接低电平，迫使CPU从外部ROM取指令。访问片内外ROM，指令都用MOVC。现在是38页\一共有82页\编辑于星期一MCS-51单片机的存储器的结构(3/3)：MCS-51单片机的存储器数据存储器RAM：数据存储器RAM用于存放运算的中间结果、数据暂存和缓冲等。数据存储器地址空间由内部(256K)和外部(64K)数据存储器空间组成，当访问片内RAM时，用MOV类指令；当访问片外RAM时，则用MOVX类指令。FFFFH0000H

外部

RAM

特殊功能寄存器SFR内部数据存储器

内部数据

RAM7FH80H00HFFH外部数据存储器

（增强型）地址重叠52系列51系列51系列和52系列的区别在于内部RAM大小不同。51系列的只有128K，52系列的有256K，SFR与高128K空间地址重复，用寻址方式来区分访问的区域。现在是39页\一共有82页\编辑于星期一CPU如何寻找所需要的单元？①找出哪个芯片——片选(线选法，全译码法，部分译码法)；②找到该芯片指定的单元——地址，又叫做字选。

问题提出地址总线数据总线程序存储器数据存储器I/O设备I/O设备I/O设备I/O设备8051控制总线5.2存储器的地址编写现在是40页\一共有82页\编辑于星期一直接利用系统的高位地址线作为存储器芯片（或I/O接口芯片）的片选信号(当某条地址线信息为“0”时，就选中与之对应的存储芯片)。A13A10～A0CSCSCSCSCSA11A12A14A152KB(2)2KB(1)2KB(3)2KB(4)2KB(5)例如：根据2x=N,确定地址总线的根数,如1K=1024,x=10;2K=2048,x=11。把低位的11根地址线与芯片的地址相连接，高位多余的地址线就作片选线。5.2.1线选法(1/5)现在是41页\一共有82页\编辑于星期一线选法(2/5)：举例1：用8031(片内无ROM)与EPROM2716连接。2716是2K×8（位），有11根地址线。将A10~A0与8031的P0口和P2的低3位相连，P2.7与CE相连，作为片选信号。373是锁存器。现在是42页\一共有82页\编辑于星期一线选法(3/5)：2716的地址范围是：最低地址：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0（8000H）

1000，0000，0000，0000最高地址：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0（87FFH）1000，0111，1111，1111A14A13A12A11（P2.6~P2.3)的状态与芯片寻址无关，

A14A13A12A11的所有16种组合（0000~1111）都不会影响该芯片的寻址，即1，000，0000，0000~

1，

111，1111，1111因此，8000H~87FFH、8800~8FFFH、……、F800H~FFFFH都是该芯片的寻址范围。即2716有16个地址映像区，在这些地址范围内都能访问该芯片。这就是地址重叠。现在是43页\一共有82页\编辑于星期一线选法(4/5)：举例2：多片芯片连接。用2片8K的2764与系统连接。8K需要13根地址线，其地址范围是：1＃27642＃2764当P2.7=0时，选中1＃片，地址为：当P2.7=1时，选中2＃片，地址为：现在是44页\一共有82页\编辑于星期一线选法(5/5)：线选法的特点：①电路简单，不需要地址译码器硬件，体积小，成本低。②可寻址的器件数目受到限制,地址空间不连续,地址不唯一（地址重叠）。③浪费空间。例如，高位线作为片选信号，则该线就不能作为其他芯片的地址线用；还有当连接的芯片容量不同时，地址线不同，比如2K的是11根线，8K的是13根线，这样就有2根线地址线对应的地址不能使用。④为了解决线选法的缺点，采用改进的方法——全译码法。现在是45页\一共有82页\编辑于星期一所谓译码法，就是把存储器芯片的地址线与CPU的低位地址线连接后剩余的高位地址线使用地址译码器对系统的片外地址进行译码，以其译码输出作为存储器芯片的片选信号。译码法又分为完全译码和部分译码两种。（1）完全译码：地址译码器使用了全部剩余的高位地址线，全部用来译码，译码输出作为个芯片的片选信号。使得地址与存储单元一一对应，这样1个存储单元只占用1个唯一的地址。（2）部分译码：地址译码器仅使用了部分剩余的高位地址线来参与译码，以产生个存储器芯片的片选控制信号。这样地址与存储单元不是一一对应，而是1个存储单元占用了几个地址。5.2.2全译码法(1/10)现在是46页\一共有82页\编辑于星期一全译码法(2/10)：全译码法是对高位地址总线全部译码，译码输出作为各芯片的片选信号。这样解决了线选法和局都译码法都存在的地址重叠和地址不连续问题，使寻址空间利用率提高。A11～A0A15～A12译码器CSCSCSY0Y1Y154KB（2）4KB（1）4KB（16）现在是47页\一共有82页\编辑于星期一全译码法(3/10)：例1:某微机系统中有两块存储器芯片，一片为RAM，容量为2K×8，另一片为EPROM，容量为2K×8，试用全译码法为它们编址，要求RAM的起始地址为0000H，且两芯片的地址空间是连续的。解答:RAM芯片的容量是2K×8，地址线应该有11根，把它们与系统地址总线低位地址A0~A10的对应相连。根据题意，地址起始于0000H，末地址应该是07FFH。即：最低地址：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0（0000H）

0000，0000，0000，0000最高地址：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0（07FFH）0000，0111，1111，1111现在是48页\一共有82页\编辑于星期一全译码法(4/10)：例1:解答:片选信号应该用A11~A15这5根线经译码后产生。只有这5根线输出全为0时，选中该芯片，才符合题目要求，故片选信号的逻辑表达式为另外，EPROM芯片的容量是2K×8，其地址线也是11根，把它们与系统地址总线低11根线A0~A10对应相连。根据要求，该芯片的地址空间与RAM连续相连，地址号应是从0800H到0FFFH，即：CE1=A15+A14+A13+A12+A11(

=A15·A14·A13·A12·A11)最低地址：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0（0800H）

0000，1000，0000，0000现在是49页\一共有82页\编辑于星期一全译码法(5/10)：例1:解答:片选信号应该用A11~A15这5根线经译码后产生。只有这5根线输出为00001时,即为A15A14A13A12A11

＝00001是选中该片，则芯片的片选信号的的逻辑表达式表达式为：由此，画出连线示意图最高地址：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0（0FFFH）0000，1111，1111，1111CE2=A15+A14+A13+A12+A11现在是50页\一共有82页\编辑于星期一全译码法(6/10)：例1:连线示意图

CE1RAM2(2K×8)A0~A10≥1A0~A10A11A15A12A13A14≥1A15A12A13A14A11

CE2EPROM2(2K×8)A0~A15现在是51页\一共有82页\编辑于星期一全译码法(7/10)：例2:一单片机系统有一容量为8K×8的EPROM芯片，其起始地址为2000H，一个外设端口的地址号为4F08H，试用全译码法编址。解答:根据EPROM芯片8K×8的容量，确定其地址线有13根，将13根地址线与地址总线的低位A0~A12直接相连，再把余下的3根线A13~A15作为产生片选信号。根据要求可以确定地址范围为2000～3FFFH：最低地址：A15A14A13A12

A11A10A9A8A7A6A5A4A3A2A1A0（2000H）

0010，0000，0000，0000最高地址：A15A14A13A12

A11A10A9A8A7A6A5A4A3A2A1A0（3FFFH）0011，1111，1111，1111现在是52页\一共有82页\编辑于星期一全译码法(8/10)：例2:解答:因为片选信号是A15A14A13＝001时选中该芯片，所以片选信号的逻辑表达式为：另外，外设端口的地址应为全部的地址总线来产生，即A0~A15共16根经以译码后产生。依据题意，其地址号为4F08H，也就是当A0~A15＝0100111100001000B时选中该端口。假设外设的端口是低电平有效，那么该信号的逻辑表达式为：画出连线示意图如下CE1=A15+A14+A13CE2=A15+A14+A13+A12+A11+A10+A9+A8+A7+A6+A5+A4+A3

+A2+A1+A0现在是53页\一共有82页\编辑于星期一全译码法(9/10)：例2:连线示意图CE2外设端口A0~A12A0~A15CE1RAM2(2K×8)&A13A15A14A15A14A11A12A10A9A13A8&&A7A2A4A3A5A6A1A0&现在是54页\一共有82页\编辑于星期一全译码法(10/10)：全译码法的特点：（1）全译码法可以提供与系统地址总线数量N的2N个地址码。例如，多余的地址线是3根，就可以连接23=8个地址码。对线选法只能连接3个芯片。所以，比线选法增加很多可以连接的芯片或外设。而且，它也避免了线选法的浪费地址空间、地址码重叠及地址码不连续等问题。（2）线路结构复杂，增加了成本，但如果采用集成电路，电路就可以简化。现在是55页\一共有82页\编辑于星期一部分译码：既不像全译码法把全部的剩余地址线用来译码，也不像线选法把剩余的地址线直接连接芯片。它是仅使用部分剩余的高位地址线来参与译码，用来产生每个存储器芯片或外设的片选控制信号。这样就使得地址与存储单元不是一一对应，而是像线选法类似1个存储单元占用了几个地址。举例：某系统有三片容量为2K×8的EPROM芯片和两个外设端口，试用部分译码法为它们编址，要求存储器的起始地址号为0000H且地址号是连续的。解答：容量为2K×8的EPROM芯片需要地址线11根，与系统的A0~A10直接相连，剩余的5根线A12~A15只用其中3根A11，A12，A13来产生片选信号。具体连接情况如下：5.2.3部分译码法(1/5)现在是56页\一共有82页\编辑于星期一部分译码法(2/5)：举例：解答：容量EPROM1：地址为0000H～07FFH，片选A13A12A11＝000；

EPROM2：地址为0800H～0FFFH，片选A13A12A11＝001；

EPROM3：地址为1000H～17FFH，片选A13A12A11＝010；最低地址：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0（0000H）

0000，0000，0000，0000最高地址：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0（07FFH）0000，0111，1111，1111最低地址：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0（0800H）

0000，1000，0000，0000最高地址：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0（0FFFH）0000，1111，1111，1111现在是57页\一共有82页\编辑于星期一部分译码法(3/5)：举例：解答：外设端口1：取A13A12A11＝011，所以片选地址号为1800H；外设端口2：取A13A12A11＝100，所以片选地址号为2000H；这一系统的地址译码连线图如下所示：最低地址：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0（1000H）

0001，0000，0000，0000最高地址：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0（17FFH）0001，0111，1111，1111片选地址：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0（1000H）

0001，1000，0000，0000片选地址：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0（1000H）

0010，0000，0000，0000现在是58页\一共有82页\编辑于星期一部分译码法(4/5)：举例：解答：地址译码连线图：CE1EPROM1(2K×8)CE1EPROM1(2K×8)CE1EPROM1(2K×8)CE1外设端口1CE1外设端口2A0~A10A0~A10A0~A10≥1A11A12A13≥1A12A13A11≥1A11A13A12≥1A13A11A12≥1A11A12A13A0~A15现在是59页\一共有82页\编辑于星期一部分译码法(5/5)：部分译码法的地址空间利用率：上例中A14,A15没有用，它们可以有4种组合，即：00，01，10，11。这表明上述的芯片中每一个单元以及外设，实际上都有4个地址号。其中，以00开始的地址为基础地址。所以也存在地址重复和空间利用率低的现象。部分译码法的特点：部分译码法的特点介于全译码法和线选法之间：①连接芯片外设的数量：它既不像线选法那样连接的芯片数受剩余高位线的限制，也没有全译码法那么多。②空间利用率：它不像线选法那样地址空间浪费、地址码重叠和地址码不连续等问题十分严重，但也存在一定的地址空间利用率低的现象（地址重复数为多余地址线n的2n）。③电路结构与成本：线路结构比线选法复杂，比全译码法简单。成本也介于线选法和全译码法之间。现在是60页\一共有82页\编辑于星期一CPU如何与芯片及外设连接？①片选和字选仅仅解决了CPU与地址总线的连接问题；②CPU的控制总线与数据总线与芯片及外设如何连接？

地址总线数据总线程序存储器数据存储器I/O设备I/O设备I/O设备I/O设备8051控制总线5.3存储器与CPU的连接现在是61页\一共有82页\编辑于星期一存储器类型：根据数据类型，适当选择合适的芯片。ROM：保存固定的程序,表格，常数等。RAM：存放临时性的程序，采集的数据，运算的过程或结果等。存储器容量：根据数据量的大小以及程序的大小等来决定。存储器速度：存储器的速度是指：从存储器收到有效地址开始到数据引脚上出现有效数据为止的时间间隔。要求芯片的速度快于CPU的速度。存储器功耗：由于单片机多使用电池供电，故要求选择低功耗的CMOS存储器芯片。5.3.1存储器芯片的选择现在是62页\一共有82页\编辑于星期一地址线的连接：按前面介绍的方法片选和字选连接。数据总线的连接：根据数据量的大小来决定。通常是一个字节8位数据。如果扩展为一个字16位，则需要改变连接方式。控制总线的连接：主要是指诸如写，读等这类信号线的连接。一般都是将CPU的写控制连接芯片的写允许端口，将CPU的读控制与芯片的读选通端口连接。5.3.2存储器芯片与CPU的信号连接现在是63页\一共有82页\编辑于星期一接口电路的作用：①分配数据：由于地址信号和数据信号的传送是共用P0口进行的，为了使数据总线，地址总线的信号正确无误传送，就需要有一个控制端口，使CPU接收正确的信息。②提高带负载能力：单片机本身带负载能力是有限的，为了使总线输出驱动负载能力提高，往往需要接一些驱动器，以提高其带负载的能力。③产生片选信号：除了线选法之外，全译码法和部分译码法均需要有一个译码器来配合使用，以便产生片选信号。5.3.2常用的接口电路(1/7)现在是64页\一共有82页\编辑于星期一常用的接口电路(2/7)：地址锁存器：地址锁存器就是用来分配地址信号和数据信号给CPU的。常用的有74LS373,8282,273等。下面以373为例介绍地址锁存器的应用。74LS373锁存器具有8路（8D）的芯片。有1个使能端G、1个输出控制端(OE\)、8个输入D，8个输出Q。有称透明的D型锁存器(这是指当使能端G=1时，输出Q将跟随输入D的变化)。当使能端G=0时，输出端Q与输入D断开，Q的数据保存。这就是锁存的作用。其引脚图和功能表如下：现在是65页\一共有82页\编辑于星期一常用的接口电路(3/7)：地址锁存器：地址锁存器的引脚图和功能表：(OE\)(G)(D)(Q)说明LHHHQ=DLHLLLL×Q0保持状态H×××高阻态不定现在是66页\一共有82页\编辑于星期一常用的接口电路(4/7)：总线缓冲器：总线缓冲器是用来提高总线的带负载能力的。常用的驱动器有74LS240/244。其中74LS240为8线反码驱动器，是三态输出；74LS244为8线原码驱动器，也是三态输出。它们都是单向缓冲器，主要用于地址总线和控制信号的缓冲。其引脚图如下，它有2个使能端，GA\和GB\，分别控制2组输入A/B和输出端YA/YB：常用的双向缓冲器有74LS245,它主要用于数据总线的驱动。因为数据的传送往往是双向进行的。所以245又称为数据收发器。现在是67页\一共有82页\编辑于星期一常用的接口电路(5/7)：地址译码器：地址译码器的功能是对系统的高位地址进行译码，以译码后的输出作为存储芯片的片选信号。主要用于全译码法和部分译码法的译码输出。常用的译码器有：74LS138和74LS139。其中74LS138是3—8译码器；而74LS139则是双2—4译码器。74LS138译码器有3个输入，因为23=8，所以它有8个输出。另外，还有3个使能端,E1,E2,和E3

（或用G1,GA和GB表示），当E1=1,E2=E3=0时，才能进行译码输出。74LS138的引脚图和功能表如下：现在是68页\一共有82页\编辑于星期一常用的接口电路(6/7)：地址译码器：74LS138的引脚图和功能表。使能控制现在是69页\一共有82页\编辑于星期一常用的接口电路(7/7)：地址译码器：74LS139译码器是双2-4译码器。每个译码器有2个输入，因为22=4，所以它有4个输出。有1个使能端G，当G=0时，才能进行译码输出。引脚图和功能表如下：现在是70页\一共有82页\编辑于星期一单片机为什么要与片外存储器芯片及外设连接？①由于51系列单片机的内部存储器容量有限，一般只有4K，8K,最多的54也只有16K。连接其他存储器解决存储器容量不足的问题；②连接其他外设的需要，如打印机，键盘，显示器等。③本节实际是前面的综合应用。地址总线数据总线程序存储器数据存储器I/O设备I/O设备I/O设备I/O设备8051控制总线5.4单片机程序存储器的扩展5.4.1存储器扩展概述现在是71页\一共有82页\编辑于星期一扩展时常用的控制信号①ALE：地址锁存选通信号（高电平有效）。②PSEN\：扩展程序存储器（外部ROM）读选通信号（低电平有效）。③EA\：内外程序存储器的选择信号，即片选信号（低电平有效）。④RD\和WR\：扩展外部数据存储器（RAM）的读、写选通信号（低电平有效）。现在是72页\一共有82页\编辑于星期一单片机总线扩展结构CPU与存储器的连接需要注意地址线，控制线，以及数据线三组线的连接。现在是73页\一共有82页\编辑于星期一单片机与译码器的连接3-8译码器(74LS138)与CPU连接图如下,其中输入是P2.7~P2.5,输出是给出片选信号：现在是74页\一共有82页\编辑于星期一扩展一片EPROM芯片系统(1/5)：例1在8031单片机上扩展4KEPROM程序存储器选择芯片本例要求选用8031单片机，内部无ROM区，无论程序长短都必须扩展程序存储器（目前较少这样使用，但扩展方法比较典型、实用）。在选择程序存储器芯片时，首先必须满足程序容量，其次在价格合理情况下尽量选用容量大的芯片。芯片少，接线简单，芯片存储容量大，程序调整余量大。如估计程序总长3KB左右，最好扩展一片4KB的EPROM2732，而不选用2片2716（2KB）。在单片机应用系统硬件设计中应注意，尽量减少芯片使用个数，使得电路结构简单，提高可靠性，这也是8951比8031使用更加广泛的原因之一。5.4.2存储器扩展举例现在是75页\一共有82页\编辑于星期一扩展一片EPROM芯片系统(2/5)：确定芯片：EPROM2732（4KB×8）该芯片是4KB容量,符合题目要求。其引脚图如下。其中控制引脚OE/VPP为双功能管脚，当2732用作程序存储器时，其功能是允许读数据出来；当对EPROM编程（也称为固化程序）时，该管脚用于高电压输入，不同生产厂家的芯片编程电压也有不同。当我们把它作为程序存储器使用时，不必关心其编程电压。现在是76页\一共有82页\编辑于星期一扩展一片EPROM芯片系统(3/5)：硬件电路图：现在是77页\一共有82页\编辑于星期一扩展一片EPROM芯片系统(4/5)：硬件电路连接说明：该系统没有内部程序存储器ROM，必须外接ROM，所以不需要片选，存储器的EA\接地，表明2732总是被选中。3