数字电路与逻辑设计知到章节答案智慧树2023年青岛大学

数字电路与逻辑设计知到章节测试答案智慧树2023年最新青岛大学第一章测试表示一个三位十进制数至少需要（）位二进制数。

参考答案:

10十进制数127.25对应二进制数为()。

参考答案:

1111111.01十进制数28.43的余3BCD码是()

参考答案:

01011011.01110110数字信号是在数值上和时间上都是不连续的,()是数字信号的典型代表

参考答案:

矩形波在数字电路和计算机中,只用()种符号来表示信息

参考答案:

2将二进制、八进制和十六进制数转换为十进制数的共同规则是()。

参考答案:

按权展开以下关于格雷码的特点描述正确的是()

参考答案:

相邻2个代码之间只有1位不同负零的补码表示为（）

参考答案:

000…00判断两个符号相同的二进制数相加会产生溢出的依据是符号位是否发生变化。

参考答案:

对常用的26个英文字符的大小写在计算机中是用其8421BCD码来表示的。

参考答案:

错两个数相减一定不会产生溢出现象。

参考答案:

错周围环境的温度属于模拟量。

参考答案:

对第二章测试函数F=AB+BC+AC与P=AʹBʹ+BʹCʹ+AʹCʹ()

参考答案:

互为反函数逻辑函数F=(A+BCʹ)ʹ(A+B),当ABC的取值为()时,F=1。

参考答案:

011函数F=((A+B)ʹ+(B+C)ʹ+(C+A)ʹ)ʹ是最简()表达式。

参考答案:

或非或非n个变量可以构成()个最小项。

参考答案:

2n标准或与式是由()构成的逻辑表达式。

参考答案:

最大项之积根据对偶规则，已知等式A（B+C）=AB+AC成立，则等式A+BC=（A+B）（A+C）()

参考答案:

必然成立在逻辑函数中，对于变量的任一组取值，任意两个最小项的乘积为（）；对于变量的任一组取值，全体最小项之和为（）。

参考答案:

0，1对任一逻辑式Y，若将其中所有的与换成或，或换成与，0换成1，1换成0，原变量换成反变量，反变量换成原变量，则得到的结果就是Y的对偶式。

参考答案:

错相邻最小项是指只有1个变量不同的最小项。（）

参考答案:

对在逻辑函数中,约束项是不可能或不允许出现的变量取值组合，其值总是等于1。

参考答案:

错逻辑变量的取值，1比0大。

参考答案:

错因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。

参考答案:

错第三章测试下列门电路工作速度最快的一种是（）。

参考答案:

TTL输出端可直接连在一起实现“线与”逻辑功能的门电路是（）。

参考答案:

OC为实现数据传输的总线结构，要选用（）门电路。

参考答案:

三态对TTL与非门多余输入端的处理，不能将它们（）。

参考答案:

接地下图所示CMOS门电路的逻辑功能是（）门

参考答案:

CMOS或非门漏极开路的门电路可以将输出端直接接在一起实现线与功能，漏极开路的门门电路在工作时必须要将输出端经下拉电阻接到地上。

参考答案:

错下图中，三态门的使能端EN是高电平有效，即当EN=0时输出高阻态。

参考答案:

对OD门的中文含义是集电极开路门电路。

参考答案:

错数字电路中，驱动门的输出低电平最大值VOLmax与负载门G2输入低电平最大值VILmax的关系应满足VOLmax≤VILmax。

参考答案:

对数字电路中，驱动门的灌电流是指其输出高电平时的电流。

参考答案:

错第四章测试在二进制译码器中,若输入有4位代码,则输出有()个信号。

参考答案:

16用高电平为输出有效的译码器实现组合逻辑电路时,还需要()

参考答案:

或门在下列电路中,只有()属于组合逻辑电路。

参考答案:

数据选择器在组合逻辑电路的常用设计方法中,可以用()来表示逻辑抽象的结果。

参考答案:

真值表组合逻辑电路的竞争-冒险是由于()引起的。

参考答案:

电路中存在延迟只考虑本位数而不考虑低位来的进位的加法称为()。

参考答案:

半加用代码代表特定信号或者将代码赋予特定含义的过程称为()

参考答案:

编码TTL集成芯片74LS138是3/8线译码器，译码器为输出低电平有效，若输入为A2A1A0=101时，输出Y7ʹY6ʹY5ʹY4ʹY3ʹY2ʹY1ʹY0ʹ为（）

参考答案:

11011111一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。

参考答案:

8一个64选1的数据选择器有（）个选择控制信号输入端。

参考答案:

6在组合逻辑电路中，任意时刻电路的输出只跟当前输入的有关，而与电路原来的状态无关。

参考答案:

对编码器74HC148的输出信号输出选通标志有效表示编码器工作并且有有效编码信号输入。

参考答案:

错当门电路的2个输入信号同时向相同方向跳变时，由于变化的速度不一样而在输出端产生错误的尖峰脉冲，这种现象称为竞争-冒险现象。（）

参考答案:

错异或逻辑门完成的运算也称为模2加。

参考答案:

对第五章测试边沿结构的基础JK触发器是在CLK时钟的（）触发的。

参考答案:

上升沿T触发器中，当T=1时，触发器实现（）功能。

参考答案:

计数下列说法正确的是（）

参考答案:

主从JK触发器没有空翻现象锁存器或触发器的0态是指（）

参考答案:

Q=0,Qʹ=1关于各种触发器的描述，下列说法错误的是（）

参考答案:

脉冲触发器的次态只考虑CLK下降沿到达时输入的逻辑状态，从而决定次态的变化。主从RS触发器在CLK=1期间，RS之间不存在约束。

参考答案:

错主从JK触发器在CLK=1期间，存在一次性变化。

参考答案:

对Tʹ触发器的功能是时钟脉冲每作用一次，翻转一次，因此可以作为四分频器使用。

参考答案:

错由或非门构成的基本RS锁存器的约束条件是SDRD=0。

参考答案:

对脉冲触发器比边沿触发器的的抗干扰性好。

参考答案:

错第六章测试8位移位寄存器可以存放()位二进制代码。

参考答案:

8构成模值为256的二进制计数器,需要()级触发器。

参考答案:

8同步计数器是指()的计数器

参考答案:

各触发器时钟端连在一起,统一由系统时钟控制同步清除计数器是指()的计数器

参考答案:

清除信号与时钟信号同时有效才能清除的已知Q3Q2Q1Q0是同步十进制计数器的触发器输出,若以Q3作进位,则其周期和正脉冲宽度是()。

参考答案:

10个CP脉冲,正脉冲宽度为2个CP周期若4位同步二进制加法计数器当前的状态是0111,下一个输入时钟脉冲后,其内容变为()

参考答案:

1000一个4位移位寄存器原来的状态为0000,如果串行输入始终为1,则经过4个移位脉冲后寄存器的内容为()。

参考答案:

1111可以用来实现并/串转换和串/并转换的器件是()

参考答案:

移位寄存器时序电路不含有记忆功能的器件。

参考答案:

错计数器除了能对输入脉冲进行计数，还能作为分频器用。

参考答案:

对移位寄存器的左移是指从低位移到高位。

参考答案:

错第七章测试随机存取存储器具有（）功能。

参考答案:

读/写存储容量为8K×8位的ROM存储器，其地址线为（）条。

参考答案:

13只能按地址读出信息，而不能写入信息的存储器为（）

参考答案:

ROM2K×16b的存储器芯片，其存储容量有（）

参考答案:

4096B计算机的层次存储系统中，主存通常采用（）构成。

参考答案:

DRAM从开关速度方面考虑，DRAM芯片比SRAM芯片速度快。

参考答案