集成电路工艺技术讲座

集成电路工艺技术讲座

第十讲CMOS集成电路工艺技术第一页，共七十一页。内容（一）CMOS工艺概述（二）2umP阱硅栅CMOSIC工艺流程（三）先进CMOSIC工艺（四）BiCMOS（五）功率MOSFET（六）BCD第二页，共七十一页。（一）CMOS工艺概述MOSFET的开启电压CMOS倒相器CMOS结构中的阱LOCOS技术第三页，共七十一页。MOSFET基本方程VDPn+n+Qn(y)=-[Vg-V(y)-2]Co+2qNa[2+V(y)]dV=IDdR=IDdy/ZQn(y)ID=Z/LCo{(VG-2-VD/2)VD

-2/32qNa/Co[(VD+

2B)2/3-(2B)2/3]}

QnVG第四页，共七十一页。线性区和饱和区VD很小时VD<<(VG-Vt）ID＝（Z/L）Co{(VG-Vt）VD其中Vt=2qNa（2B）/Co＋2B

VD增加到夹断点时IDsat＝（Z/2L）Co{(VG-Vt）2第五页，共七十一页。MOSFET种类N沟道增强型1N沟道耗尽型2P沟道增强型3P沟道耗尽型4IdVg0+－1234第六页，共七十一页。阈值电压控制Vt＝VFB＋2B＋2qNa（2B＋VBS）/Co衬底或沟道区掺杂栅极材料氧化层电荷（钠离子沾污）氧化层厚度衬底偏压第七页，共七十一页。阈值电压控制Dox=50A第八页，共七十一页。场区寄生MOSFET的开启电压FOXn+PolySinwell第九页，共七十一页。CMOS倒相器基本结构第十页，共七十一页。CMOS结构中的阱阱的掺杂浓度比衬底高几个数量级，所以衬底浓度不确定性不影响阱浓度。三类阱：P阱，N阱，双阱阱浓度决定源漏穿通阱深度XjwXjs+W1+W2XjsW1W2Xjw第十一页，共七十一页。CMOS结构中的阱第十二页，共七十一页。LOCOS技术SiNSisubPRPPSiO2SiO2第十三页，共七十一页。LOCOS技术基底氧化1050℃500±50ALPCVD氮化硅1400±100A有源区光刻氮化硅干法刻蚀去除基底氧化层P阱场区注入BF2+40Kev4E13cm-2场氧化950℃，9小时wetO2+10分O210500±500A.漂SiON.去除氮化硅.漂基底氧化层第十四页，共七十一页。LOCOS鸟嘴第十五页，共七十一页。CMOS工艺要求更高清洁度高集成度要求微小漏电流特别要控制重金属杂质含量开启电压要求严格控制特别要控制碱金属离子沾污第十六页，共七十一页。（二）2umP阱硅栅

CMOSIC工艺流程第十七页，共七十一页。2umP阱CMOSSPECVtn0,750.15VVtp-0,750.15VBVds>12VR(p-well)2.5k/sqIds<1nAVtfn>17vVtfp>24V第十八页，共七十一页。CMOSIC工艺流程(1)形成P阱1180C8.5hrXjw=7umPwellNsub(100)2-4ohm-cmB+70keV1.2E13/cm2第十九页，共七十一页。CMOSIC工艺流程(2)

LOCOS

PwellNsubB+40keV4E13/cm2第二十页，共七十一页。CMOSIC工艺流程(3)

栅氧化450APwellNsub第二十一页，共七十一页。CMOSIC工艺流程(4)

PolySi淀积LPCVD4500A掺磷10/sqPwellNsubPolySi第二十二页，共七十一页。CMOSIC工艺流程(5)

光刻PolySi控制CDPwellNsub第二十三页，共七十一页。CMOSIC工艺流程(6)

P-ch光刻，注入PwellNsubPRB+B+40keV2E15第二十四页，共七十一页。CMOSIC工艺流程(7)

N-ch光刻，注入PwellNsubPRAs+As+80keV5E15S/DAnnealing900C30min第二十五页，共七十一页。CMOSIC工艺流程(8)

CVD2000ASiO2+7000ABPSGPwellNsub第二十六页，共七十一页。CMOSIC工艺流程(9)

接触孔PwellNsub第二十七页，共七十一页。CMOSIC工艺流程(10)

金属连线AlSi1umPwellNsub第二十八页，共七十一页。（三）先进CMOSIC工艺第二十九页，共七十一页。先进CMOSIC工艺沟槽隔离技术热电子效应和漏极工程沟道区掺杂栅极技术源漏浅结技术和硅化物抑制Latchup效应第三十页，共七十一页。沟槽隔离技术(1)SiO2SiNSiO2Si1.2um5um第三十一页，共七十一页。沟槽隔离技术(2)PolySi第三十二页，共七十一页。热电子效应和漏极工程(1)VdsVgsN+N+e*e+e+he*+e+he**EmaxIsub第三十三页，共七十一页。热电子效应和漏极工程(2)最大电场Emax＝(Vds-Vsat)/IL=0.5um，tox＝125Axj＝0.2umVt=0.7VVds=5VEmax＝3.6x105V/cmVds=3VEmax＝2.3x105V/cm第三十四页，共七十一页。热电子效应和漏极工程(3)

(DDD)Gaten+n+n-n-p-sub第三十五页，共七十一页。热电子效应和漏极工程(4)

(LDD)VdsVgsn+n-E第三十六页，共七十一页。LDD工艺流程(1)第三十七页，共七十一页。LDD工艺流程(2)第三十八页，共七十一页。LDD工艺流程(3)第三十九页，共七十一页。MOSFET模拟－杂质分布第四十页，共七十一页。短沟道效应和沟道区掺杂PolySi硅化物PocketHalon-n+Vtadjust第四十一页，共七十一页。栅极技术第四十二页，共七十一页。源漏浅结技术和硅化物(1)第四十三页，共七十一页。源漏浅结技术和硅化物(2)第四十四页，共七十一页。源漏浅结技术和硅化物(3)第四十五页，共七十一页。Latchup效应第四十六页，共七十一页。避免Latchup效应的对策verhor<1=DBNELE/DENBW增加基区宽度（即NMOS与PMOS间距，阱的深度）增加基区掺杂（即增加衬底和阱的浓度）逆向阱低阻衬底高阻外延深槽隔离第四十七页，共七十一页。高能注入形成逆向阱杂浓度质cm-310171016101510141.02.0硅表面以下深度(um)P+600kev3E13cm-2第四十八页，共七十一页。（四）BiCMOS工艺技术第四十九页，共七十一页。BiCMOS逻辑门第五十页，共七十一页。BiCMOS工艺技术CMOS优势低功耗，噪声容限，封装密度双极型优势开关速度，电流驱动能力，模拟电路BiCMOS综合两者优点

第五十一页，共七十一页。BiCMOS工艺技术以双极工艺为基础的BiCMOS工艺以CMOS工艺为基础的BiCMOS工艺第五十二页，共七十一页。利用N阱作集电极的简单BiCMOS

NMOS源漏注入PMOS源漏注入p+n+n+N阱

n+n+p+增加一次基区注入第五十三页，共七十一页。用CMOS双阱工艺的BiCMOSP型衬底，P和N+埋层，本征背景掺杂外延优化的P阱和N阱多晶硅发射极双极晶体管增加额外的光刻版：N+埋层，深N+集电极，P型基区，多晶硅发射极第五十四页，共七十一页。BiCMOS工艺技术第五十五页，共七十一页。BiCMOS第五十六页，共七十一页。（五）功率MOSFET第五十七页，共七十一页。功率MOSFET高的反向击穿电压100-1000V大的工作电流1-100A输入阻抗高（因此不需复杂的驱动电路）开关速度快（无少数载流子储存和复合问题）功率MOSFET的主要结构－双扩散MOS(DMOS)两种DMOS结构－VDMOS和LDMOS第五十八页，共七十一页。功率MOSFET的应用SwitchModePowerSupples(开关电源)ACAdapter(充电器)Switch(电子开关)MotorDriver(马达驱动)DC-ACConverter(逆变器)Lighting（灯具）PowerFactorControler第五十九页，共七十一页。VDMOS原理图PolySipn+pn+Metaln+subn-epiSourceDrain第六十页，共七十一页。600V/2AVDMOS芯片第六十一页，共七十一页。600V/4AVDMOS单元和终端第六十二页，共七十一页。击穿电压和导通电阻第六十三页，共七十一页。外延层的选择第六十四页，共七十一页。LDMOSPolySin+n+PsubNwellSiO2CVDSiO2P-DrainSource第六十五页，共七十一页。LDMOS电位分布第六十六页，共七十一页。（六）BCD

(BipolarCMOSDMOS)第六十七页，共七十一页。MOS功率集成电路将低压控制电路和功率器件集成在同一芯片

PWM控制电路DMOSBipolar/CMOS/BiCMOS第六十八页，共七十一页。BCD第六十九页，共七十一页。N-epiM1P-SubNPNLPNPPBaseLVPMOSLVNMOSN-wellP-wellBNDNBPBNBNN+P+PassivationIMDFOXILDM2PolyGOXN-epiM1P-SubVDMOSLDMOSPBody

CapacitorHVPMOSN-wellDNBPBNBNN+PassivationIMDP-wellP+BNPolyGOXFOXILDM2P-wellBPIMDP-fieldP-fieldBPBPBCDTechnology

第七十页，共七十一页。内容总结集成电路工艺技术讲座

第十讲。集成电路工艺技术讲座

第十讲。dV=IDdR=IDdy/ZQn(y)。线性区和饱和区。阱的掺