三极管的开关特性-门电路教程

2.2二极管和三极管的开关特性二极管导通条件及导通时的特点:二极管截止条件及截止时的特点:目前一页\总数五十八页\编于二十点目前二页\总数五十八页\编于二十点目前三页\总数五十八页\编于二十点较大的反向漂移电流

一般为纳秒数量级出现大量的反向电流的原因：目前四页\总数五十八页\编于二十点

在数字电路中，三极管是作为开关使用的。三极管

截止相当于开关断开；三极管饱和相当于开关闭合；因此我们最关心三极管截止和饱和时的情况。

一、开关特性2.2.2三极管的开关特性目前五页\总数五十八页\编于二十点图2.2.6双极型三极管的特性曲线

(a)输入特性曲线(b)输出特性曲线目前六页\总数五十八页\编于二十点图2.2.8用图解法分析图2.2.7电路

(a)电路图(b)作图方法目前七页\总数五十八页\编于二十点截止.饱和条件:截止条件:饱和条件:目前八页\总数五十八页\编于二十点图2.2.9双极型三极管的开关等效电路

(a)截止状态(b)饱和导通状态目前九页\总数五十八页\编于二十点图2.3.1二极管与门2.3最简单的与、或、非门电路目前十页\总数五十八页\编于二十点图2.3.2二极管或门目前十一页\总数五十八页\编于二十点图2.3.3三极管非门（反相器）目前十二页\总数五十八页\编于二十点

2.4TTL门电路

TTL（Transistor-Transistor-Logic)目前，我们使用的TTL门电路和中、小规模集成电路以74/54系列为主，包括做实验时所使用的芯片，都是这一系列产品。74/54系列又根据功耗的大小，速度的快慢等分为几个子系列，如74SXX、74LSXX、74ALSXX、74HXX和74FXX等等。

（一）、TTL门电路我们以TTL与非门电路为例，分析一下TTL电路的特点，特别是输出级的结构，因为大多数TTL门电路的输出级都是这种结构。目前十三页\总数五十八页\编于二十点图2.4.1TTL反相器的典型电路目前十四页\总数五十八页\编于二十点非门内部电路工作原理A

为0.2v5v

3.4V2.1v1v1v0.9v1.4v0.7v0.3v3.6v0.5v目前十五页\总数五十八页\编于二十点2、推拉输出电路

推拉输出电路：推拉输出因T4和T5你通我止，你止我通而得名。它也叫图腾柱（Totempole）输出，有源上拉电路（Activepull-up）。

本推拉输出电路由T4、T5、D2及R4组成，它的特点是无论输出电平是高是低，输出阻抗始终较低，负载能力强。同时，电路转换速度快。此电路相当于反相器电路有一个阻值可变的集电极电阻RC，三极管饱和时变大，有利于加大饱和程度，降低输出电压；三极管截止时变小，有利于三极管退出饱和，降低高电平输出阻抗。目前十六页\总数五十八页\编于二十点二、TTL非门的主要外部特性

1、电压传输特性V0随Vi变化的规律

ab段：截止区Vi<0.6vV0=VHbc段：线性区VI=0.6~1.3V0随VI增加线性下降。cd段：转折区VI>1.3v以后V0加速下降。de段：饱和区VI增大。目前十七页\总数五十八页\编于二十点2.4.4其它TTL门图2.4.20TTL与非门电路目前十八页\总数五十八页\编于二十点图2.4.22TTL或非门电路目前十九页\总数五十八页\编于二十点图2.4.23TTL与或非门目前二十页\总数五十八页\编于二十点图2.4.24TTL异或门目前二十一页\总数五十八页\编于二十点图2.4.25推拉式输出级并联的情况二、OC门目前二十二页\总数五十八页\编于二十点图2.4.26集电极开路与非门的电路和图形符号目前二十三页\总数五十八页\编于二十点图2.4.27OC门输出并联的接法及逻辑图OC门电路可以实现线与，高电压、大电流的驱动能力很强，但失去了推拉功耗低、输出速度快的优点。目前二十四页\总数五十八页\编于二十点图2.4.31三态输出门的电路图和图形符号

（a）控制端高电平有效（b）控制端低电平有效三、三态门Enable:控制端，又称使能端目前二十五页\总数五十八页\编于二十点三态输出门

三态：电路输出端可以处于三种状态：高电平、低电平和悬空态。

推拉输出的特点是T4、T5轮流导通，如果我们使T4、T5全都截止，则输出端处于悬空态，也称高阻态。目前二十六页\总数五十八页\编于二十点图2.4.32用三态输出门接成总线结构目前二十七页\总数五十八页\编于二十点图2.4.33用三态输出门实现数据的双向传输目前二十八页\总数五十八页\编于二十点目前二十九页\总数五十八页\编于二十点2.6CMOS门电路

2.6.1、CMOS反相器工作原理

CMOS电路的结构特点是：一个N沟道管和一个P沟道管配对使用，即N、P互补（Comp-lementary）。P管作负载管，N管作输入管，两管栅极接在一起。

注意：P沟的开启电压是负值栅极电压要低于源极。两管导通时的电阻较小为RON两管截止时的电阻很大为ROFF

目前三十页\总数五十八页\编于二十点N沟道增强型和P沟道增强型目前三十一页\总数五十八页\编于二十点(1)当输入电压VI为低电平时，VI=0T1管导通，T2管截止，输出电压V0为：

VDD

(2)当输入电压VI为高电平时，VI=VDDT1管截止，T2管导通，输出电压V0为：0v

与TTL反相器相比，输出高电平更高(=VDD)，稳态时，且总有一个管子是截止的，工作电流极小，功耗极低。目前三十二页\总数五十八页\编于二十点图2.6.2CMOS反相器的电压传输特性目前三十三页\总数五十八页\编于二十点图2.6.3CMOS反相器的电流传输特性目前三十四页\总数五十八页\编于二十点图2.6.4不同VDD下CMOS反相器的噪声容限目前三十五页\总数五十八页\编于二十点图2.6.5CMOS反相器输入端噪声容限与VDD的关系目前三十六页\总数五十八页\编于二十点图2.6.6CMOS反相器的输入保护电路

（a）CC4000系列的输入保护电路

（b）74HC系列的输入保护电路目前三十七页\总数五十八页\编于二十点图2.6.7CMOS反相器的输入特性

（a）图2.6.6(a)电路的输入特性

（b）图2.6.6(b)电路的输入特性目前三十八页\总数五十八页\编于二十点图2.6.8vO=VOL时CMOS反相器的工作状态目前三十九页\总数五十八页\编于二十点图2.6.9CMOS反相器的低电平输出特性目前四十页\总数五十八页\编于二十点图2.6.10vO=VOH时CMOS反相器的工作状态目前四十一页\总数五十八页\编于二十点图2.6.11CMOS反相器的高电平输出特性目前四十二页\总数五十八页\编于二十点图2.6.12CMOS反相器传输延迟时间的定义目前四十三页\总数五十八页\编于二十点图2.6.13VDD和CL对传输延迟时间的影响目前四十四页\总数五十八页\编于二十点图2.6.14CMOS反相器的交流噪声容限目前四十五页\总数五十八页\编于二十点图2.6.15CMOS反相器的瞬时导通电流目前四十六页\总数五十八页\编于二十点图2.6.16CMOS反相器对负载电容的充、放电电流目前四十七页\总数五十八页\编于二十点图2.6.17CMOS反相器的静态漏电流

（a）vI=0（b）vI=VDD目前四十八页\总数五十八页\编于二十点图2.6.18CMOS与非门目前四十九页\总数五十八页\编于二十点图2.6.19CMOS或非门目前五十页\总数五十八页\编于二十点图2.6.20带缓冲级的CMOS与非门电路目前五十一页\总数五十八页\编于二十点图2.6.21带缓冲级的CMOS或非门电路目前五十二页\总数五十八页\编于二十点图2.6.22漏极开路输出的与非门CC40107目前五十三页\总数五十八页\编于二十点图2.6.23CMOS传