cpld实验板fb w a cm刻盘学习说明书

CM- 学习板说明书(2014-09同的教学需求。CM-CPLD学习板采用的AL公司的MAXII系列下的EPM240T100C5N可编程逻辑器件为，有4位共阳数码管、8位独立LED，4位独立轻触按键、8位拨码开关、111VGACPLD二、开发环境Editio（操作系统支持：Windows:Vista32bitXP32 MAX®seriesdevices:Arria®GXFPGAs:AllCyclone®seriesdevices:AllLegacyfamilies:ACEX®,selectedAPEXIIdevicesStratix®IV/IVGXFPGAs:NoneStratixIIIFPGAs:EP3SE50,EP3SL70StratixII/IIGXFPGAs:EP2S15,IP核支持： Yes,including OpenCorePlusevaluationfeatureIPavailableforpurchase设计输入支持：Schematicentry,Verilog,VHDLand Aloffersthird-partysupportforsynthesis,functionalandtimingsimulation,statictimingysis,board-levelsimulation,signalintegrityysis,andformalverifcation三、硬件电路A、原理图部分注：板上丝印IOxx就是对应锁定引脚，例如：IO1对应C、引脚对照表1234四、例程说明在PROJECT6、EXP_VGA：VGA显示器驱动程序；8al公司QuartusII9.0sp2WebEdition软件的基本应用，其它实验将不再赘述。读者在通过本实验后将对QuartusII9.0sp2WebEdition软件及一、二、实验步骤QuartusII9.0sp2WebEdition.exe。 为4Next进行设计文件添加，如已存在设计文件，就找到并添加文件。如不存在设计文件，就直接点击Next,进行下一步操作。 12、运行菜单Processing下的Start扩展菜单中Start ysis&Synthesis进行程序14Assignments菜单下的AssignmentEditor，对输入输出烧录了。如无器件，可点击AutoDetect进行自动探测查找三、libraryuseentityLEDis :instd_logic;--复位 endentityarchitectureoneofLEDsignalQ std_logic_vector(2downto0);--流水灯计数信号signalclk1: U1:variablecntintegerrange0 ifrising_edge(clk)then thenelsifcnt< thenclk1<='1';elsecnt:=0;clk1<='0';endif;endU2:process(rst,clk1)--流水灯ifrst='0'then led<=" Q<="000";elsif Q<=caseQwhen"000"=>led<=when"001"=>led<=when"010"=>led<=when"011"=>led<=when"100"=>led<=when"101"=>led<=when"110"=>led<=when"111"=>led<=whenothers=>endcaseendif;end8一、二、硬件连接se_se0.3（三、实现同样的功能。下图为74LS47功能表：四、实验三轻触按键和拨码开关测试程序一、二、三、四、实验报告3CPLD一、2、用VHDL语言模拟串口协议通讯。二、硬件连接，rxd（key_nput（，en[0..7（sg_aa0.7码三、四、实验报告VGA一、二、硬件连接，d[0..1](0.1（g0.2三、四