集成逻辑门电路

集成逻辑门电路集成反相器与缓冲器在数字电路中，反相器就是“非门”电路。其中74LS04是通用型六反相器。管脚排列如图4.4.1(a)所示。与该器件具有相同的逻辑功能且管脚排列兼容的器件有：74HC04(CMOS器件)、CD4069(CMOS器件)等。74LS05也是六反相器，该器件的封装、弓I脚排列、逻辑功能均与74LS04相同，不同的是74LS05是集电极开路输出(简称OC门)。在实际使用时，必须在输出端至电源正端接一个1kQ〜3kQ的上拉电阻。缓冲器的输出与输入信号同相位，它用于改变输入输出电平以及提高电路的驱动能力。图4.4.1(b)是集电极开路输出同相驱动器74LS07管脚排列图。该器件的输出管耐压为30V,吸收电流可达40mA左右。与之兼容的器件有74HC07(CMOS)、74LS17。若需要更强的驱动能力门电路，可采用ULN2000A系列。该系列包括ULN2001A〜ULN2005A。管脚排列如图4.4.1(c)所示。内部有7个相同的驱动门。ULN2000A系列的吸收电流可达500mA,输出管耐压为50V左右，故它们有很强的低电平驱动能力，可用于小型继电器、微型步进电机的相绕组驱动。图4.4.2所示电路为ULN2000A驱动一直流继电器的典型接法。Vcc6A6Y5A5Y4A4Y1A1Y2A2Y3A3YGND(b)(a)ULN2000A+12V(c)Vcc6A6Y5A5Y4A4Y1A1Y2A2Y3A3YGND(b)(a)ULN2000A+12V(c)图4.4.1图4.4.1常见反相器、驱动器管脚排列图图4.4.2ULN2000A驱动继电器的接法集成与门和与非门常见的与门有2输入、3输入和4输入等几种；与非门有2输入、3输入、8输入及13输入等几种。图4.4.3为74LS系列和74HC系列管脚排列图。图4.4.4为D4000B/MC14000B系列管脚排列图。1A1B2A2B2C2YGND1A1B1Y2A2B2YGND1A1BNC1C1D1YGND74LS1174LS0874LS21Vcc4B4A4Y3B3A3YV%1c1Y3c3B3A3YVcc2D2cNC21A1B2A2B2C2YGND1A1B1Y2A2B2YGND1A1BNC1C1D1YGND74LS1174LS0874LS21Vcc4B4A4Y3B3A3YV%1c1Y3c3B3A3YVcc2D2cNC2B2A2Y1A1B1Y2A2B2YGND1A1B2A2B2c2YGND1A1A1B1Y2A2B2YGND1A1B2A2B2c2YGND1A1BNc1c1D1YGND74LS0074LS1074LS2074LS0074LS1074LS20图4,4.3常见74LS系列（74HC系列）与门及与非门管脚排列图1Y1A1B1c1DNcGND1A1B1Y2Y2B2AGND1A1B1Y2Y2B2AGND1Y1A1B1c1DNcGNDcD4081cD4082cD4011cD40121Y1A1B1c1DNcGND1A1B1Y2Y2B2AGND1A1B1Y2Y2B2AGND1Y1A1B1c1DNcGNDcD4081cD4082cD4011cD4012图4.4.4常用CMOS与门及与非门管脚排列图集成或门和或非门各种或门和或非门的管脚排列如图4.4.5和4.4.6所示。图4.4.5属于74LS和74HC系列；图4.4.6为CD4000B/MC14000B系列。1A1B1Y2A2B2YGND74LS32(74HC32)1A1B1Y2A2B2YGND74LS02(74HC02)74LS4002(74HC4002)1A1B1Y2A2B2YGND74LS32(74HC32)1A1B1Y2A2B2YGND74LS02(74HC02)74LS4002(74HC4002)图4.4.5常用74LS系列（74HC系列）或门及或非门管脚排列图1Y1A1B1C1DNCGND1Y1A1B1C1DNCGND图4.4.6常用CMOS或门及或非门管脚排列图集成异或门异或门是实现数码比较常用的一种集成电路。常用的异或门集成电路管脚排列图如图4.4.7所示。

74LS86(74HC86)1A1B1Y2Y2A2BGNDCD407074LS86(74HC86)1A1B1Y2Y2A2BGNDCD4070图4.4.7常用异或门管脚排列图集成三态门一般集成电路的输出端只有高电平和低电平两种状态。三态门除了这两种状态之外，还有第三种状态一一高阻状态(或禁止态)。图4.4.8(a)是内含4个完全独立的三态缓冲器集成电路74LS125的管脚排列图。当使能端EN=0时，输出Y=A(输入)；当EN=1时，输出呈高阻状态。引脚及逻辑功能与之兼容的有74125、74HC125。图4.4.8(b)是三态缓冲门74LS126的管脚排列图。与74LS125所不同的是74LS126的使能端是高电平有效。与它相兼容的器件有74126、74HC126。74LS244是双四位三态缓冲器。管脚排列见图4.4.8(c)所示。它的内部共有8只三态缓冲器，分成两组，每组4个共用一个“输出使能”控制信号，当每组的“输出使能”控制信号EN=0时，对应的4个缓冲器的输出Y=A；当EN=1时，对应的4个缓冲器输出为高阻。与之兼容的器件有74244、74HC244。图4.4.8(d)为8位双向三态缓冲器74LS245的管脚排列图。该器件又称三态数据总线收发器。其逻辑功能为：当使能控制信号EN=