计算机组成原理试卷及标准答案

千里之行，始于足下让知识带有温度。第第2页/共2页精品文档推荐计算机组成原理试卷及标准答案一、挑选题

1.假定下列字符码中有奇偶校验位，但没有数据错误，采纳偶校校

验的字符码是______。

A11001011

B11010110

C11000001D

11001001

2.8位定点字长的字，采纳2的补码表示时，一个字所能表示的整

数范围是______。

A.–128~+127B.–127~+127C.–129~+128D.-128

~+128

3.下面浮点运算器的描述中正确的句子是：______。

a)浮点运算器可用阶码部件和尾数部件实现

b)阶码部件可实现加、减、乘、除四种运算

c)阶码部件只举行阶码相加、相减和比较操作

d)尾数部件只举行乘法和减法运算

4.某计算机字长16位，它的存贮容量是64KB，若按字编址，那

么它的寻址范围是______

A.64K

B.32K

C.64KB

D.32KB

5.双端口存储器在______状况下会发生读/写矛盾。

a)左端口与右端口的地址码不同

b)左端口与右端口的地址码相同

c)左端口与右端口的数据码不同

d)左端口与右端口的数据码相同

6.寄存器间接寻址方式中，操作数处在______。

A.通用寄存器

B.主存单元

C.程序计数器

D.堆栈

7.微程序控制器中，机器指令与微指令的关系是______。

a)每一条机器指令由一条微指令来执行

b)每一条机器指令由一段微指令编写的微程序来解释执行

c)每一条机器指令组成的程序可由一条微指令来执行

d)一条微指令由若干条机器指令组

8.按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是

______。

a)全串行运算的乘法器

b)全并行运算的乘法器

c)串—并行运算的乘法器

d)并—串型运算的乘法器

9.因为CPU内部的操作速度较快，而CPU拜访一次主存所花的时

间较长，因此机器周期通常用______来规定。

a)主存中读取一个指令字的最短时光

b)主存中读取一个数据字的最长时光

c)主存中写入一个数据字的平均时光

d)主存中读取一个数据字的平均时光10.程序控制类指令的功能是______。A举行算术运算和规律运算B举行主存与CPU之间的数据传送C举行CPU和I/O设备之间的数据传送D转变程序执行挨次11.从器件角度看，计算机经受了四代变化。但从系统结构看，至今绝大多数计算机仍属于______型计算机。A.并行B.冯.诺依曼C.智能D.实时处理12.关运算器的描述，______是正确的。A.只做加法B.只做算术运算C.既做算术运算又做规律运算D.只做规律运算13.下列数中最小的数是______。A.（100101）2B.（50）8C.（100010）BCDD.（625）1614.4．______表示法主要用于表示浮点数中的阶码。A.原码B.补码C.反码D.移码15.长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为______。A+（1–2-32）B+（1–2-31）C2-32D2-3116.储器是计算机系统中的记忆设备，它主要用来______。A.存放数据B.存放程序C.存放微程序D.存放数据和程序17.以下四种类型指令中，执行时光最长的是______。A.RR型指令B.RS型指令C.SS型指令D.程序控制指令18.单地址指令为了完成两个数的算术运算，除地址指明的一个操作数外，另一个操作数常采纳______寻址方式。A.堆栈B.立刻C.隐含D.间接19.某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是______。A4MBB2MBC2MD1M20.贮器和CPU之间增强cache的目的是______。A解决CPU和主存之间的速度匹配问题B扩大主存贮器容量C扩大CPU中通用寄存器的数量D既扩大主存贮器容量，又扩大CPU中通用寄存器的数量

二、填空题1.81610)135()63()26(⊕∨的值用十进制表示为A______。

2.Cache是一种A______存储器，是为了解决CPU和B______之间

C______上不匹配而采纳的一项重要硬件技术。

3.挑选型DMA控制器在物理上可以衔接A______个设备，在规律上

只允许衔接B______个设备，适合衔接C______设备。

4.指令格式是指指令用A______表示的结构形式，通常由B______

字段和C______字段组成。

5.DMA和CPU分时使用内存的三种方式是：A______，B______，

C______。

6.若浮点数格式中介码的基数已定，尾数用规格化表示，浮点数的

表示范围取决于A______的位数，精度取决于B______的位数。

7.指令格式中，操作码字段表征指令的A______，地址码字段指示

B______。

8.模4交错存储器是一种A______存储器，它有B______个存储模

块，每个模块有它自己的地址存储器，和C______寄存器。

9.按IEEE754标准，一个浮点数由______，阶码E，尾数m三部

分组成。其中阶码E的值等于指数的______加上一个固定______。

10.储器的技术指标有______，______，______，和存储器带宽。

11.指令操作码字段表征指令的______，而地址码字段指示______。

12.一个定点数由______和______两部分组成。按照小数点位置不同，

定点数有______和纯整数之分。

13.对存储器的要求是______，______，______。为了解决这三方

面的冲突计算机采纳多级存储体系结构。

14.当今的CPU芯片除了包括定点运算器和控制器外，还包括

______，______运算器和______管理等部件。

15.RISC指令系统的最大特点是：______；______;______种类

少。惟独取数/存数指令拜访存储器。

三、计算题

1．已知X=-0.1010,Y=+0.1111,用补码并行乘法或布斯算法求[X*Y]补的积，

并求出X*Y的积的真值。（提醒：要求先写出X、Y的补码形式，然后举行补码并行乘法或布斯算法的计算）

2．①已知四位信息码为1110，设计可纠一位错的海明码。

②在传送此海明校验码的过程中，接收方收到数据后，举行检查结果S

3S

2

S

1

=101，

说明什么问题？如何处理？

3.设有两个浮点数N1=2j1×S1,N2=2j2×S2,其中阶码2位，阶符1位，尾数四位，数符一位。

设：j

1=(-10)

2

,S

1

=(+0.1001)

2

j

2=(+10)

2

,S

2

=(+0.1011)

2

求：N

1×N

2

，写出运算步骤及结果，积的尾数占4位，要规格化结果，用原

码阵列乘法器求尾数之积。

4.已知x=-0.01111，y=+0.11001，求[x]补，[-x]补，[y]补，[-y]补，x+y=？，x–y=？

5.已知x=-0.01111，y=+0.11001，求[x]补，[-x]补，[y]补，[-y]补，x+y=？，x–y=？

四、简答题

1、简述一下中断响应的条件。

2、某指令系统指令长度固定长度12位，操作码部分长4位。试提出一种分配计划，使指令系统有12条二地址指令，45条单地址指令和200条零地址指令。

3.计算机中的存储系统通常采纳高速缓存（Cache），其中Cache和主存之间的映射关系有哪三种？这三种映射中哪种映射实现所需要硬件电路最少？它的缺点是什么？

4.某指令系统指令长度固定长度12位，操作码部分长4位。有人提出一种分配

计划，使指令系统有12条二地址指令，56条单地址指令和200条零地址指令。此计划能否胜利？假如胜利写出各种指令的操作码范围，假如不胜利说明缘由。

五、综合题

1、指令格式如下所示，OP为操作码字段，试分析指令格式特点。

2、某机器中，已知配有一个地址空间为(0000—1FFF)16的ROM区域，现在用一个SRAM芯片（8K×8位）形成一个16K×16位的ROM区域，起始地址为（2000）。假设SRAM芯片有CS和WE控制端，CPU地址总线A15——A0，数据总线16

为D15——D0，控制信号为R/W（读/写），MREQ（当存储器读或写时，该信号指示地址总线上的地址是有效的）。要求：

（1）满足已知条件的存储器，画出地址译码计划。

（2）画出ROM与RAM同CPU衔接图。

3、某计算机的数据通路如图2所示，其中M—主存，MBR—主存数据寄存器，MAR—主存地址寄存器，R0-R3—通用寄存器，IR—指令寄存器，PC—程序计数器（具有自增能力），C、D--暂存器，ALU—算术规律单元（此处做加法器看待），移位器—左移、右移、直通传送。全部双向箭头表示信息可以双向传送。

请按数据通路图画出“ADD（R1），（R2）+”指令的指令周期流程图。该指令的含义是两个数举行求和操作。其中源操作地址在寄存器R1中，目的操作数寻址方式为自增型寄存器间接寻址（先取地址后加1）。

4、已知某种RAM芯片规格为4K*4，请用此芯片构成一个8K*8的存储器。画

出

存储器与CPU的连线，门电路自选。假如此存储器的首地址为1000H，那么此

存储器最后一个存储单元的地址为多少？

5、某计算机有如下部件：ALU，移位器，主存M，主存数据寄存器MDR，主存地

址寄存器MAR，指令寄存器IR，通用寄存器R0——R3，暂存器C和D。

（1）请将各规律部件组成一个数据通路，并标明数据流向。

（2）画出“ADDR1，（R2）”指令的指令周期流程图，指令功能是（R1）+（（R2））

→R1。

6、运算器结构如下图所示，R1，R2，R3是三个寄存器，A和B是两个三选一

的多路开关，通路的挑选由AS0,AS1和BS0，BS1端控制，例如BS0BS1=11时，

挑选R3，BS0BS1=01时，挑选R1……，ALU是算术/规律单元。S1S2为它的

两个操作控制端。其功能如下：

S1S2=00时，ALU输出=A

S1S2=01时，ALU输出=A+B

S1S2=10时，ALU输出=A–B

移位器IRPCCDR0R1R2R3MDRMMAR

S1S2=11时，ALU输出=A⊕B

请设计控制运算器通路的水平微指令格式。

练习题参考答案：

一、挑选

二、填空

三、计算

1、解：[X]补＝1．0110，（1分）[Y]补=0．1111，

将数据X=(1)．0110Y=(0)．1111，送入并行补码乘法电路

(1)．0110

×(0)．1111

(1)0110

(1)0110

(1)0110

(1)0110

+(0)(0)(0)(0)(0)

(1)．01101010

[X*Y]补=1．01101010

X*Y=-0．10010110

2、解：由于X+Y+1≤2Y，X=4所以Y＝3

111110101100011010001000

B4B3B2P3B1P2P1

P3=B4⊕B3⊕B2=1⊕1=1

P2=B4⊕B3⊕B1=1⊕1⊕0=0

P1=B4⊕B2⊕B1=1⊕1⊕0=0

得到海明校验码：1111000

假如接收方检查结果为S3S2S1=101，说明在传递过程中校验位B2出错，将其取反即可。

3、解：（1）浮点乘规矩则：

N1×N2=（2j1×S1）×（2j2×S2）=2（j1+j2）×（S1×S2）

（2）码求和：

j1+j2=0

（3）尾数相乘：

被乘数S1=0.1001，令乘数S2=0.1011，尾数肯定值相乘得积的肯定值，积的符号位=0⊕0=0。按无符号阵乘法器运算得：N1×N2=20×0.01100011

（4）尾数规格化、舍入（尾数四位）

N1×N2=（+0.01100011）2=（+0.1100）2×2（-01）2

4、解：[x]原=1.01111[x]补=1.10001所以：[-x]补=0.01111[y]原=0.11001

[y]补=0.11001所以：[-y]补=1.00111

[x]补11.10001[x]补11.10001

+[y]补00.11001+[-y]补11.00111

[x+y]补00.01010[x-y]补10.11000

所以：x+y=+0.01010由于符号位相异，结果发生溢出

5、解：设最高位为符号位，输入数据为[x]原=01111[y]原=11101

因符号位单独考虑，尾数算前求补器输出值为：|x|=1111,|y|=1101

乘积符号位运算：x0⊕y0=0⊕1=1

尾数部分运算：1111

×1101

1111

0000

1111

1111

11000011

经算后求补器输出，加上乘积符号位，得原码乘积值[x×y]原=111000011

换算成二进制真值x×y=(-11000011)2=(-195)10

十进制数乘法验证：x×y=15×(-13)=-195

四、简答

1、答：

①有中断哀求信号发生且该中断哀求未被屏蔽

②CPU处于开中断状态

③没有更重要的事要处理（没有优先级更高的中断哀求或工作）

④CPU刚刚执行的指令不是停机指令

⑤在一条指令结束时响应

2、答：

0000——1011：二地址指令

11000000——11101100：单地址指令111011010000——111110010111：零地址指令

3、答：全相联映射、直接映射、组相联映射。其中直接映射所需电路最少，但是操作过程

中Cache与主存数据替换过程中矛盾率最高，是它的缺点。

4、答：不胜利，由于假如保证有12条二地址指令，56条单地址指令，那么最多还可以分

配128条零地址指令。

0000——1011：二地址指令

11000000——11110111：单地址指令

111110000000——111111111111：零地址指令

五、综合

1、解：（1）操作码字段为6位，可指定26=64种操作，即64条指令。

（2）单字长（32）二地址指令。

（3）一个操作数在源寄存器（共16个），另一个操作数在存储器中（由变址寄存器内容+偏移量打算），所以是