基本逻辑门及其应用

基本逻辑门及其应用第一页，共三十三页，编辑于2023年，星期日74LS835V第二页，共三十三页，编辑于2023年，星期日二、实验内容1．测试门的逻辑功能2．门电路多余输入端的处理方法。3.按照表１的数据设计三个逻辑电路,并在实验箱上完成功能验证。第三页，共三十三页，编辑于2023年，星期日

１对于门电路逻辑功能测试的基本操作：

选中一个逻辑门，将输入端接数据开关，输出端接电平指示灯。通过指示灯来观察逻辑门的输出状态。测试操作时，按照输入数据扳动开关，改变输入电平，用逻辑笔测试出对应门电路的输出电平。若其逻辑关系正确，可以使用在实验电路中，否则，不能使用。第四页，共三十三页，编辑于2023年，星期日

2．对于多余输入端的处理方法。对于与门、与非门电路多余输入端的处理方法有基本两种。⑴多余输入端与输入端可以并联使用。⑵多余输入端可以接高电平或通过串接限流电阻接高电平。如图1所示第五页，共三十三页，编辑于2023年，星期日

3.或门、或非门的多余输入端的处理。⑴多余输入端与正在使用的输入端可以并联使用;⑵多余输入端可以接低电平或接地。如图2所示。第六页，共三十三页，编辑于2023年，星期日一般多余端不允许悬空。对于与、与非、与或非中的与，根据A与1为A，A与A为A，可以将多余输入端通过电阻接电源，或与有用输入端并接。对于或、或非、与或非中的或，根据A或0为A，A或A为A，可以将多余输入端接地，或与有用输入端并接。第七页，共三十三页，编辑于2023年，星期日图1与门、与非门多余输入端的处理方法三、实验原理图(c)&+VccAFA&+VccF(a)(b)&+VccABF1kR第八页，共三十三页，编辑于2023年，星期日图2或门、或非门的多余输入端的处理方法≥1+VccAF(a)A≥1+VccF(b)第九页，共三十三页，编辑于2023年，星期日①用74LS00实现表1的逻辑功能,写出逻辑表达式进行化简,设计并画出逻辑电路图。表1数据表ABCF00000101001110010111011100010011

3.对于设计逻辑电路部分要求采用三种方案第十页，共三十三页，编辑于2023年，星期日②用74LS02实现表1的逻辑功能,写出逻辑表达式进行化简,设计并画出逻辑电路图。

③用74LS51（与或非形）实现表1的逻辑功能,写出逻辑表达式进行化简,设计并画出逻辑电路图。以上设计要求:器件引脚标号要标明齐全。并在实验仪上验证逻辑功能。（将输入端接逻辑开关，输出端接发光二极管，通过发光二极管的状态来观察输出状态）。

第十一页，共三十三页，编辑于2023年，星期日

扩展实验

用异或门74LS86设计一个四位二进制数取反电路，画出逻辑电路，要求同上。列出功能表，并通过实验验证。做仿真。五．实验内容３第十二页，共三十三页，编辑于2023年，星期日1.电子技术综合实验仪；2.计算机;3.元器件集成电路：74LS00，74LS86，74LS51，74LS02。

六、实验仪器、设备与器件第十三页，共三十三页，编辑于2023年，星期日

1.实验目的;2.实验仪器与器件;3.按实验内容要求设计并画出逻辑图写清楚电路设计过程与完成步骤。4.对实验中出现的问题和实验结果进行分析;5.写出实验体会。七、实验报告要求第十四页，共三十三页，编辑于2023年，星期日八、思考题1.逻辑门多余输入端应如何处理？2.逻辑门的输出端应注意哪些问题？3.能否用CMOS门驱动TTL门？为什么？第十五页，共三十三页，编辑于2023年，星期日器件引脚图74LS0074LS0274LS51第十六页，共三十三页，编辑于2023年，星期日实验12加法器及译码显示电路一、实验目的1.掌握二进制加法运算。2.掌握全加器的逻辑功能。3.熟悉集成加法器及其使用方法。4.掌握七段译码器和数码管的使用。第十七页，共三十三页，编辑于2023年，星期日

1.基本设计任务与要求⑴设计一个一位二进制全加器（先仿真后实做）

要求用74LS00和74LS86实现。

⑵设计一个余3码至8421码的转换电路（实做）

要求用74LS83实现余3码至8421码的转换，将余3码转换成8421码的真值表如表1所示。

二、设计任务与要求第十八页，共三十三页，编辑于2023年，星期日ABCDWXYZ00110100010101100111100010011010101111000000000100100011010001010110011110001001表1余3码转换成8421码的真值表第十九页，共三十三页，编辑于2023年，星期日⑶用74LS47和共阳极LED数码管组成译码显示电路（实做）

在基本设计内容⑵的基础上，再进一步完成译码显示功能。表1中W，X，Y，Z作为译码器的输入，将译码器的输出接至数码管，显示十进制数码。二、设计任务与要求第二十页，共三十三页，编辑于2023年，星期日2.扩展设计任务与要求（仅需要仿真完成）⑴设计一个2位二进制加法/减法器

在一位二进制全加器的基础上，设计一个2位二进制加法/减法器。要求画出逻辑图，列出元件清单。⑵设计一个4位BCD码加法器

注意：在计满10时即进位。画出逻辑图，列出元件清单。二、设计任务与要求第二十一页，共三十三页，编辑于2023年，星期日三、实验原理1.全加器全加器是一种由被加数、加数和来自低位的进位三者相加的运算器。

全加器的逻辑表达式为：第二十二页，共三十三页，编辑于2023年，星期日AiBiCiSiCi+10000010100111001011101110010100110010111表2全加器的功能表三、实验原理第二十三页，共三十三页，编辑于2023年，星期日

2.二进制加法器利用全加器可构成二进制串行进位并行输出的加法器。三、实验原理第二十四页，共三十三页，编辑于2023年，星期日

3.显示译码器显示译码器将BCD代码译成数码管所需要的驱动信号，使数码管显示出相应的数字。4.数码管数码管由七段发光二极管构成，分为共阳极、共阴极两种形式。三、实验原理第二十五页，共三十三页，编辑于2023年，星期日四、实验仪器、设备与器件1.ADCL-Ⅳ型电子技术综合实验箱；2.MS8215型数字万用表；3.集成电路：74LS83，74LS86，74LS47，74LS00，74LS32，74LS08，CD4008。4.共阳极LED数码管。第二十六页，共三十三页，编辑于2023年，星期日五、实验内容及步骤1.按基本设计任务与要求设计出的电路，若需要仿真，则用Multisim7进行软件仿真，记录结果。2.在实验仪上安装电路，检查实验电路接线无误之后接通电源。3.测试全加器的功能。记录实验结果。

4.测试转换器的功能。实验时通过开关输入余3码，通过观察发光二极管的状态，记录转换结果填入表中。

第二十七页，共三十三页，编辑于2023年，星期日5.在实验内容4的基础上，再进一步完成译码显示功能。6.按扩展设计任务与要求设计的电路，用Multisim7进行软件仿真，记录仿真结果。五、实验内容及步骤第二十八页，共三十三页，编辑于2023年，星期日六、实验报告要求1.实验目的；2.设计过程；3.实验仪器与器材；4.实验内容与步骤；5.对实验结果进行分析；6.思考题；7.实验体会。第二十九页，共三十三页，编辑于2023年，星期日七、思考题1.用74LS83能否实现8421码转换为余3码的转换？2.用74LS48和共阴极LED数码管实现一个译码显示电路。

第三十页，共三十三页，编辑于2023年，星期日器件引脚图74LS0074LS8674LS8374LS4774LS02第三十一页，共三十三页，编辑于2023年，星期日ADCL—Ⅳ型电子技术综合实验箱的基本操作

电源开关逻辑笔单次脉