数字电子技术试卷和答案

.数字电子技术试卷。一．填空（16）1．十进制数

123

的二进制数是 11110112．100001100001

是

8421BCD

码，其十进制为；十六进制数是 7B861。TTL

与非门与

CMOS

与非门的逻辑功能不一样。 （ ）多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于（对

）（ 对

）高阻状态。5．计数器可作分频器。三．化简逻辑函数（14）

1．用公式法化简Y

A

B

BD

DCE

D

A

，化为最简与或表达式。解；

Y

A

B

D

m d2．用卡诺图化简Y

(

A,

B,

C,

D)

（3，5，6，7，10）＋ （0，1，2，4，8），化为最简与或表达式。四．电路如图

1

所示，要求写出输出函数表达式，并说出其逻辑功能。（15）解；

Y

A

B

C

，

C1

AB

(

A

B)C

，全加器，Y

为和，

C1

为进位。五．触发器电路如图

2（a）,（b）所示，⑴写出触发器的次态方程；

⑵对应给定波形画出

Q

端波形（设初态

Q＝0）(15)解；（1）

Qn1

Q

AQ

，（2）、Q

n1

A六．试用触发器和门电路设计一个同步的五进制计数器。（15）七．用集成电路定时器

555

所构成的自激多谐振荡器电路如图

3

所示，试画出

VO，VC

的工作波形，并求出振荡频率。（15）8．实现

A/D

转换的主要方法有，，。二．判断题（10）1．BCD

码即

8421

码（错

）2.八位二进制数可以表示

256

种不同状态。（对 ）.逻辑代数的三种基本运算是三态门的工作状态是 0与， 或 和 非 。， 1 ， 高阻 。5．描述触发器逻辑功能的方法有真值表，逻辑图，逻辑表达式，卡诺图，波形图。6．施密特触发器的主要应用是波形的整形。7．设

4

位

D/A

转换器的满度输出电压位

30

伏，则输入数字量为

1010

时的输出模拟电压为。...数字电子技术试卷(2)三．填空（16）1．十进制数

35.85

的二进制数是；十六进制数是。2．逻辑代数中逻辑变量得取值为0、1。3．组合逻辑电路的输出状态只与当前输入有关而与电路 原状态无关。4．三态门的输出有

0、1、高阻，三种状态，当多个三态门的输出端连在一根总线上使用时，应注意 只能有

1

个三态门被选通。 。5．触发器的基本性质有

有两个稳态，在触发信号作用下状态可相互转变，有记忆功能单稳态触发器的主要应用是 延时 。设

6

位

D/A

转换器的满度输出电压位

6.3

伏，则输入数字量为

110111，输出模拟电压为。一个

8K

字节的

EPROM

芯片，它的地址输入端的个数是 13

。判断题（10）1．数字电路中，化简逻辑函数的目的是为了所设计的逻辑电路更简单，更经济，而且其功能不变。二进制数

1001

和二进制代码

1001

都表示十进制数。触发器的输出状态完全由输入信号决定。模拟量送入数字电路前，须经

A/D

转换。（对

）（错 ）（ 错

）（ 对

）（对

）5．多谐振荡器常作为脉冲信号源使用。三．化简逻辑函数（14）

1．用公式法化简Y

ABC

D

ABD

BC

D

ABC

BD

BC

，化为最简与或表达式。

m d2．用卡诺图化简Y

(

A,

B,

C,

D)

（2,3,7,8,11,14）＋ （0,5,10,15），化为最简与或表达式。..四．设计一个

8421

码的检码电路。要求当输入大于等于

3、小于等于

7

时电路输出为

1，否则电路输出为

0。要求列出真值表，写出逻辑函数式，画出逻辑图。（15）五．触发器电路如图

1（a）,（b）所示，⑴写出触发器的次态方程；

⑵对应给定波形画出

Q

端波形（设初态

Q＝0）。(15)六．分析图

2

电路实现何种逻辑功能，其中

X

是控制端，对

X＝0

和

X＝1

分别分析，设初态为Q2

1,

Q1

1

。（要求写出电路方程，列出状态转换表或图，说明其逻辑功能，并说明电路能否自启动）（15）七．试用

8

选

1

数据选择器和

74LS161

芯片设计序列信号发生器。芯片引脚图如图

3

所示，序列信号为

11001101（左位为先）。（15）..数字电子技术试卷(3)四．填空（16）1．十进制数

86

的二进制数是；8421BCD

码是 。个。个代码，用这些代码表示

0～9

十进制2．在

Y=AB+CD

的真值表中，Y＝1

的状态有3．4

位二进制数码可以编成输的十个数码，必须去掉

代码。4．描述触发器逻辑功能的方法有。5．若

Q＝1，J=0，K=1，则Qn1

。

。设

ROM

地址为

A0

~

A7

，输出为Y0

~

Y3

，则

ROM

的容量为

。一个

8

位二进制

D/A

转换器的分辨率为

0.025，则输入数字量为

11010011

时，输出模拟电压为 。和 是衡量

A/D、D/A

转换器性能优劣的主要指标。五．回答问题（10）已知

XY=XZ，则

Y=Z，正确吗？为什么？五位环形计数器的时钟频率为

10KHz,其输出波形的频率是多少？三．化简逻辑函数（14）

1．用公式法化简Y

A

A

BCD

A

BC

BC

BC

，化为最简与或表达式。

m d2．用卡诺图化简Y

(

A,

B,

C,

D)

（0,4,6,8,13）＋ （1,2,3,9,10,11），化为最简与或表达式。四．由双

4

选

1

数据选择器组成的电路如图

1

所示，①写出Y1

,Y2

的表达式。②列出Y1

,Y2

的真值表。（15）五．某室由

3

台计算机工作站，请用红、黄、绿

3

种指示灯设计一个监视电路，要求：3

台计算机正常工作时，绿灯亮；只一台出故障时黄灯亮；有两台出故障时，红灯亮；若

3

台计算机同时出故障时，则黄灯和红灯都亮。试用门电路设计。要求：列出真值表，写出逻辑函..数式，画出逻辑电路图。（15）六．触发器电路及输入波形如图

2

所示，要求：写出电路方程，画出Q1

,

Q2

与

Y

的对应波形。(设Q1

,

Q2

的初态为

11)（15）七．试用中规模集成十六进制计数器

74LS161

芯片设计一个十三进制计数器，要求必须包括

0000

和

1111

状态，利用

C

端左进位输出。芯片引脚图如图

3

所示。（15）..数字电子技术试卷(4)六．填空（16）1．十进制数

3.5

的二进制数是；8421BCD

码是。2．在Y

AA

B的结果是

。3．D

触发器的状态方程为 ，如果用

D

触发器来实现

T

触发器的功能，则

T、D

间的关系为 。4．一个

64

选

1

的数据选择器，它的选择控制端有 个。5．6

位

D/A

转换器满度输出电压为

10

伏，输入数字为

001010

时对应的输出模拟电压为伏。条地址线，有6．一片

64K×8

存储容量的只读存储器

ROM，有条数据线。由

555

定时器构成的单稳态触发器，输出脉宽TW

。和 是衡量

A/D、D/A

转换器性能优劣的主要指标。七．回答问题（10）已知

XY=XZ，则

Y=Z，正确吗？为什么？已知

X+Y=XY，则

X=Y，正确吗？为什么？三．化简逻辑函数（14）

1．用公式法化简Y

A

BC

AC

B

C

，化为最简与或表达式。

m d2．用卡诺图化简Y

(

A,

B,

C,

D)

（0,1,8,10）＋ （2,3,4,5,11），化为最简与或表达式。四．分析图

1

所示电路，要求列出Y1

,Y2

的逻辑表达式和真值表，并说出电路的逻辑功能指出输入变量和输出函数的含义。（15）五．触发器电路如图

2（a）,（b）所示，⑴写出触发器的次态方程；

⑵对应给定波形画出

Q

端波形（设初态

Q＝0）(15)六．试用

D

触发器及少量门器件设计，状态转换图为①→②→③模为

3

的同步计数器。要求有设计过程。（15）..七．用集成电路定时器

555

所构成的自激多谐振荡器电路如图

3

所示，试画出

VO，VC

的工作波形，并求出振荡频率。（15）..数字电子技术试卷

5一．选择题（从每小题的四个备选答案中，选出一个正确答案，并将其填在括号，每小题

2分，共

20

分）.（）( )( )将十进制数（3.5）10

转换成二进制数是①

11.11 ②

10.11③

10.01 ④

11.10三变量函数

F

A,

B,C

A

BC

的最小项表示中不含下列哪项①

m2 ②

m5③

m3 ④

m7一片

64k×8

存储容量的只读存储器（ROM），有①64

条地址线和

8

条数据线 ②64

条地址线和

16

条数据线③16

条地址线和

8

条数据线 ④16

条地址线和

16

条数据线4.

在

ADC

工作过程中，包括保持

a，采样

b，编码

c，量化

d

四个过程，他们先后顺序应该是

[ ]① abcd ② bcda③ cbad ④ badc5.以下各种

ADC

中，转换速度最慢的是( )① 并联比较型 ②逐次逼进型③ 双积分型 ④以上各型速度相同.6.

一个时钟占空比为

1：4，则一个周期高低电平持续时间之比为( )①③7.1：31：5当三态门输出高②

1：4④

1：6阻 状 态 时 ， 输 出 电 阻 为()①

无穷大②

约

100

欧姆( )③

无穷小 ④

约

10

欧姆8.通常

DAC

中的输出端运算放大器作用是①

倒相 ②

放大③

积分 ④

求和9. 16个触发器构成计数器，该计数器可能的最大计数模值

是( )①

16 ②32③

162④21610.一个

64

选

1

的数据选择器有（）个选择控制信号输入端。( )①

6②

16③

32 ④

64二．判断题（20

分）1．

两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加器（

）2．三态门输出为高阻时，其输出线上电压为高电平（ ）前进位加法器比串行进位加法器速度慢（ ）译码器哪个输出信号有效取决于译码器的地址输入信号（ ）五进制计数器的有效状态为五个（ ）施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。（

）当时序逻辑电路存在无效循环时该电路不能自启动（）RS

触发器、JK

触发器均具有状态翻转功能（ ）D/A

的含义是模数转换（ ）构成一个

7

进制计数器需要

3

个触发器（ ）三、简答题（每小题

5

分，共

10

分）1．用基本公式和定理证明下列等式：AB

CB

ABC

ABC

ABC

。2

请写出

RS、JK

触发器的状态转移方程，并解释为什么有的触发器有约束方程。四．用卡诺图化简以下逻辑函数

（每小题

5

分，共

10

分）..1．Y

ABC

ABD

ACD

C

D

ABC

AC

D2．

Y

CDA

B

ABC

A

CD

，给定约束条件为

AB＋CD＝0五．一个组合电路具有

3

个输入端

A,B,C，一个输出端

Y，其输入和输出波形如图

1

所示，使用或非门设计电路。（15

分）六．8

选

1

数据选择器

CC4512

的逻辑功能如表

4.1

所示。试写出图

2

所示电路输出端

Y

的最简与或形式的表达式。（10

分）七．如图

3

所示电路的计数长度

N

是多少？能自启动吗？画出状态转换图。（15

分）..数字电子技术试卷(06)一、数制转换（１２）１、（１００１０１１１）２＝（

）１６＝（）１０２、（８Ｃ）１６＝（３、（ 127

）１０＝（）２＝（）２＝（４、（

１１０１０１．１１）８＝（）反码=(）１０）１６）１６)补码５、（－１１０１Ｂ）原码＝（二、选择填空题（１２）１）、以下的说法中，——是正确的。a)

一个逻辑函数全部最小项之和恒等于０b）一个逻辑函数全部最大项之和恒等于０c）一个逻辑函数全部最大项之积恒等于１d）一个逻辑函数全部最大项之积恒等于０２）、若将一个ＴＴＬ异或门（输入端为Ａ、Ｂ）当作反相器使用，则Ａ、Ｂ端应——连接。a

）Ａ或Ｂ有一个接１c）Ａ和Ｂ并联使用b）Ａ或Ｂ有一个接０d）不能实现３）、已知Ｒ、Ｓ是或非门构成的基本ＲＳ触发器的输入端，则约束条件为——。a

）ＲＳ＝０c）ＲＳ＝１b）Ｒ＋Ｓ＝１d）Ｒ＋Ｓ＝０４）、用８级触发器可以记忆——种不同的状态。a）８c）１２８b）１６d）２５６５）、由

3

级触发器构成的环形和扭环形计数器的计数模值依次为——。a

）８和８c）６和８b）６和３d）３和６三、用卡诺图化简法将下列逻辑函数化为最简与或形式（１２）（1）、Y

ABC

ABD

CD

ABC

AC

D

ACD（２）、Y

A

C

D

ABCD

ABCD ，

给

定

约

束

条

件

为

：ABCD

ABCD

ABCD

ABCD

ABCD

ABCD

0..四、证明下列逻辑恒等式（方法不限）（１２）（１）、(

A

B

C)CD

(B

C)(

ABD

BC)

1（２）

A(C

D)

BCD

ACD

ABCD

A

C

D五、设计一位二进制全减器逻辑电路。（Ｄ＝Ａ－Ｂ－ＣＩ，Ａ：被减数，Ｂ：减数，ＣＩ：借位输入，Ｄ：差，另有ＣＯ：借位输出）（１６）六、分析如下时序电路的逻辑功能。ＦＦ１、ＦＦ２和ＦＦ３是三个主从结构的ＪＫ触发器，下降沿动作，输入端悬空时和逻辑１状态等效。（２０）七、如图所示，用

555

定时器接成的施密特触发器电路中，试求：（１６）（１）当ＶＣＣ＝１２Ｖ，而且没有外接控制电压时，ＶＴ＋、ＶＴ－及ΔＶＴ值。（２）当ＶＣＣ＝９Ｖ，外接控制电压ＶＣＯ＝５Ｖ时，ＶＴ＋、ＶＴ－及ΔＶＴ各为多少。电子技术试卷(07)二、数制转换（12）1、（１１０１１０１）２＝（2、（３Ｄ．ＢＥ）１６＝（3、（

２５．７）１０＝（）１６＝（）２＝（）２＝（）１０）１０）１６4、（

０１０１１００００１１１）８４２１ＢＣＤ＝（）８5、（－００１０１Ｂ）原码＝（ ）反码=()补码..二、选择填空题（12）、以下的说法中，——是正确的。一个逻辑函数全部最小项之和恒等于０b）一个逻辑函数全部最大项之和恒等于０c）一个逻辑函数全部最大项之积恒等于１d）一个逻辑函数全部最大项之积恒等于０、已知Ｒ、Ｓ是与非门构成的基本ＲＳ触发器的输入端，则约束条件为——。a

）Ｒ＋Ｓ＝１c）ＲＳ＝１b）Ｒ＋Ｓ＝０d）ＲＳ＝０3）、若ＪＫ触发器的原状态为０，欲在ＣＰ作用后仍保持为０状态，则激励函数ＪＫ的值应是——。a）Ｊ=1，Ｋ＝１c）

Ｊ＝０，Ｋ＝Χb）Ｊ＝０，Ｋ＝０d）Ｊ＝Χ，Ｋ＝Χ4）、同步计数器是指——的计数器。a

）由同类型的触发器构成。b）各触发器时钟端连在一起，统一由系统时钟控制。c）可用前级的输出做后级触发器的时钟。d）可用后级的输出做前级触发器的时钟。５）、同步四位二进制计数器的借位方程是Ｂ＝

Q4

Q3

Q2

Q1

，则可知Ｂ的周期和正脉冲宽度为——。a

）１６个ＣＰ周期和２个ＣＰ周期。b）１６个ＣＰ周期和１个ＣＰ周期。c）８个ＣＰ周期和８个ＣＰ周期。d）８个ＣＰ周期和４个ＣＰ周期。三、用卡诺图化简法将下列逻辑函数化为最简与或形式（12）、Y

AB

AC

BC

CD、Y（Ａ，Ｂ，Ｃ，Ｄ）=Σ（m３，m５，m６，m７，m１０），给定约束条件为：m０＋m１＋m２＋m４＋m８＝０六、证明下列逻辑恒等式（方法不限）（12）、(

A

C)(B

D)(B

D)

AB

BC、ABCD

ABCD

ABCD

ABCD

AC

AC

BD

BD五、分析下图所示电路中当

A、Ｂ、Ｃ、Ｄ单独一个改变状态时是否存在竞争－冒险现象？如果存在，那么都发生在其它变量为何种取值的情况下？（16）..ABCDY&&&&&六、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图（20）。七、如图所示，用ＣＭＯＳ反相器组成的施密特触发器电路中，若Ｒ１＝５０Ｋ

，Ｒ２＝１００Ｋ

，ＶＤＤ＝５Ｖ，ＶＴＨ＝ＶＤＤ／２，试求电路的输入转换电平ＶＴ＋、ＶＴ－以及回差电压ΔＶＴ。（16）数字电子技术试卷(08)）１６＝（）１０）１０）１６）２＝（）２＝（）反码=()补码）反码=()补码三、数制转换（１０）：1、（１１．００１）２＝（2、（８Ｆ．ＦＦ）１６＝（3、（

２５．７）１０＝（4、（＋１０１１Ｂ）原码＝（5、（－１０１０１０Ｂ）原码＝（二、选择填空题（１０）１）、主从ＪＫ触发器是——。..a

）在ＣＰ上升沿触发c）在ＣＰ＝１稳态触发b）在ＣＰ下降沿触发d）与ＣＰ无关２)、Ｔ触发器的特性方程是——。a）

Qn1

TQn

TQnb）

Qn1

TQnc）Qn1

TQn

TQn d)Qn1

TQn３）、用８级触发器可以记忆——种不同的状态。a）８c）１２８b）１６d）２５６４）、存在约束条件的触发器是——。a

）基本ＲＳ触发器c）ＪＫ触发器b）D

锁存器d）Ｄ触发器５）、构成模值为２５６的二进制计数器，需要——级触发器。a

）２c）８b）１２８d）２５６三、判断题：判断下列说法是否正确，正确的打“√”，错误的打“Χ”。（１０）１）、１００１个“１”连续异或的结果是１。（）２）、已知逻辑Ａ＋Ｂ＝Ａ＋Ｃ，则Ｂ＝Ｃ。（）３）、已知逻辑ＡＢ＝ＡＣ，则Ｂ＝Ｃ。（）４）、函数Ｆ连续取１００次对偶，Ｆ不变。（）５）、正“与非”门也就是负“或非”门。（）四、用卡诺图化简法将下列逻辑函数化为最简与或形式（１０）（１）、Y

AB

AC

BC（２）、Y

CD(

A

B)

ABC

ACD

，给定约束条件为：ＡＢ＋ＣＤ＝０五、证明下列逻辑恒等式（方法不限）（１５）（1）、

AB

B

AB

A

B（２）、(

A

B

C)CD

(B

C)(

ABD

BC)

1（３）、ABCD

ABCD

ABCD

ABCD

AC

AC

BD

BD六、试画出用３线－—８线译码器７４ＬＳ１３８和门电路产生如下多输出逻辑函数的逻辑电路图。（７４ＬＳ１３８：输入Ａ２、Ａ１、Ａ０；输出Y7

…

Y0

）（１５）Y1

ACY2

ABC

ABC

BCY3

BC

ABC七、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路..的状态转换图。（２０）.八、试叙述施密特触发器的工作特点及主要用途。（１０）数字电子技术试卷(09)）１０四、数制转换(10)：１、（１．０１０１１１１１）２＝（２、（１０．００）１６＝（

）２＝（）１６＝（）１０）１６）２＝（）反码=()补码）反码=()补码３、（0．３９

）１０＝（４、（＋００１１０Ｂ）原码＝（５、（－１１０１Ｂ）原码＝（二、选择填空题（１５）１）、同步计数器是指——的计数器。a）由同类型的触发器构成。b）各触发器时钟端连在一起，统一由系统时钟控制。c）可用前级的输出做后级触发器的时钟。d）可用后级的输出做前级触发器的时钟。２）、已知Ｑ３Ｑ２Ｑ１Ｑ０是同步十进制计数器的触发器输出，若以Ｑ３做进位，则其周期和正脉冲宽度是——。a

）１０个ＣＰ周期和１个ＣＰ周期。b）１０个ＣＰ周期和２个ＣＰ周期。c）１０个ＣＰ周期和４个ＣＰ周期。d）１０个ＣＰ周期和８个ＣＰ周期。３）、若四位同步二进制计数器当前的状态是０１１１，下一个输入时钟脉冲后，其容变为——。a

）０１１１c）１０００b）０１１０d）００１１４）、若四位二进制加法计数器正常工作时，由００００状态开始计数，则经过４３个输入计数脉冲后，计数器的状态应是——。a

）００１１c）１１０１b）１０１１d）１０１０５）、在下列功能表示方法中，不适合用于时序逻辑电路功能表示方法的是——。a

）状态转换图c）卡诺图b）特性方程d）数理方程.三、用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式（10）、、四、用卡诺图化简法将下列逻辑函数化为最简与或形式（10）、Y

ABC

AB

AD

C

BD、Y（Ａ，Ｂ，Ｃ）=Σ（m０，m１，m２，m４），给定约束条件为：m３＋m５＋m６＋m７＝０五、证明下列逻辑恒等式（方法不限）（10）、AB

B

AB

A

B、(

A

C)(B

D)(B

D)

AB

BC六、试用四位并行加法器

74LS283

设计一个加/减运算电路。当控制信号Ｍ＝０时它将两个输入的四位二进制数相加，而Ｍ＝１时它将两个输入的四位二进制数相减。允许附加必要的门电路。（74LS283：输入变量Ａ(A3A2A1A0)、Ｂ(B3B2B1B0)及ＣＩ，输出变量Ｓ(S3S2S1S0)及ＣＯ）(15)七、对某同步时序电路，已知状态表如下表所示，若电路的初始状态Ｑ１Ｑ０＝００，输入信号波形如图所示，试画出Ｑ１、Ｑ０

的波形（设触发器响应于负跳变）(15)。XQn1Qn1/

Z1 0Qn

Qn1 0０１０ 0０１／1１1／10 １１0／01０／０1 0１０／０１１／０1 1０１／１００／１ＣＰＸ八、在图所示的权电阻网络

D/A

转换器中，

若取ＶＲ

Ｅ

Ｆ

＝

５

Ｖ，

试求当输入数字量为d3d2d1d0=0101

时输出电压的大小(15)。..数字电子技术试卷(10)）１０）１６五、数制转换（１０）：１、（３Ｄ．ＢＥ）１６＝（２、（ 17）１０＝（３、（

７４．３）８＝（）２＝（）２＝（）１０)补码４、（＋１０１１Ｂ）原码＝（ ）反码=(５、（－１０１０１０Ｂ）原码＝（ ）反码=()补码二、选择填空题（１０）1）、若将一个ＴＴＬ异或门（输入端为Ａ、Ｂ）当做反相器使用，则Ａ、Ｂ端应——连接。a

）Ａ或Ｂ有一个接１c）Ａ和Ｂ并联使用b）Ａ或Ｂ有一个接０d）不能实现2）、由１０级触发器构成的二进制计数器，其模值——。a）１０c）１０００b）２０d）１０２４、已知Ｑ３Ｑ２Ｑ１Ｑ０是同步十进制计数器的触发器输出，若以Ｑ３做进位，则其周期和正脉冲宽度是——。a

）１０个ＣＰ周期和１个ＣＰ周期。b）１０个ＣＰ周期和２个ＣＰ周期。c）１０个ＣＰ周期和４个ＣＰ周期。d）１０个ＣＰ周期和８个ＣＰ周期。、在下列功能表示方法中，不适合用于时序逻辑电路功能表示方法的是——。a

）状态转换图c）卡诺图b）特性方程d）数理方程5）、用反馈复位法来改变８位二进制加法计数器的模值，可以实现——模值围的计数器。a

）１∽１５c）１∽３２b）１∽１６d）１∽２５６三、用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式（１０）（１）、..（２）、四、用卡诺图化简法将下列逻辑函数化为最简与或形式（１０）（１）、Y

AB

BC

A

B

ABC（２）、Y（Ａ，Ｂ，Ｃ，Ｄ）=Σ（m２，m３，m７，m８，m１１，m１４），给定约束条件为：m０＋m５＋m１０＋m１５＝０五、证明下列逻辑恒等式（方法不限）（１０）（1）、

AB

B

AB

A

B（２）

A(C

D)

BCD

ACD

ABCD

A

C

D六、分析下图所示电路中当

A、Ｂ、Ｃ、Ｄ单独一个改变状态时是否存在竞争－冒险现象？如果存在，那么都发生在其它变量为何种取值的情况下？（１５）ABCDY&&&&&七、试分析下图所示时序电路，画出其状态表和状态图。设电路的初始状态为０，画出在图示波形图作用下，Ｑ和Ｚ的波形图（２０）。CPXQKJ=1Z..CPX八、比较并联比较型

A/D

转换器、逐次渐近型

A/D

转换器和双积分型

A/D

转换器的优缺点，指出它们各适于哪些情况下采用（１５）。数字电子技术试卷(11)一、选择（20

分）1、一

个

四

输

入

端

与

非

门

，使

其

输

出

为

0

的

输

入

变

量

取

值

组

合

有

种

。

A

.

1

5 B

.

7 C

.

3 D

.

12、对于

JK

触发器，若

J=K，则可完成

触发器的逻辑功能。A.

R

S B

.

D C

.

T D.

T

ˊ3、为实现将

JK

触发器转换为

D

触发器，应使

。A.

J

=

D

,

K

=

D B.

K

=

D

,

J

=

D C.

J

=

K

=

D D

.

J

=

K

=

D4、多谐振荡器可产生

。A

.

正

弦

波 B

.

矩

形

脉

冲 C

.

三

角

波 D

.

锯

齿

波

5、石英晶体多谐振荡器的突出优点是

。A

.

速

度

高 B

.

电

路

简

单 C

.

振

荡

频

率

稳

定

D

.

输

出

波

形

边

沿

陡

峭6、把一个五进制计数器与一个四进制计数器串联可得到

进制计数器。A

.

4 B

.

5 C

.

9 D

.

2

07、N

个触发器可以构成最大计数长度（进制数）为

的计数器。A

.

N B

.

2

NC

.

N

2D

.2

N8、同步时序电路和异步时序电路比较，其差异在于后者

。A

.

没

有

触

发

器 B

.

没

有

统

一

的

时

钟

脉

冲

控

制C

.

没

有

稳

定

状

态 D

.

输

出

只

与

部

状

态

有

关

9、五个

D

触发器构成环形计数器，其计数长度为

。A

.

5 B

.

10 C

.

2

5 D

.

3

210、一位

8421BCD

码计数器至少需要

个触发器。A

.

3 B

.

4 C

.

5 D

.

1

0二、填空题（20

分）1、逻辑函数

F=

A

+B+

C

D

的反函数

F

=

。2、逻辑函数

F=A（B+C）·1

的对偶函数是

。3、已知函数的对偶式为

AB

+

CD

BC

，则它的原函数为

。..4、时序逻辑电路按照其触发器是否有统一的时钟控制分为

时序电路和

时序电路。5、如下图题

2-5a

和图题

2-5b

所示的电路，写出对应的逻辑关系表达式（11011.110）2

=（

）10

=（

）16（29）10

=（

）2

=

（

）16三、（12

分）用卡诺图法化简下列函数为最简与．或．式，并用与．非．门实现电路（1）

F1（A，B，C，D）=∑m（2，3，6，7，8，10，12，14）（2）F2（A，B，C，D）=AB

AC

BC

ABC

ABCD四、（15

分）试画出用

3

线-8

线译码器

74LS138

和必要的门电路产生如下多输出逻辑函数的逻辑图Y1

ACY2

ABC

ABC

BC

74LS138Y3

BC

ABC功能表如表题

4，74LS138

逻辑电路图如图题

4S1S2

S

3A2A1A0Y

0Y

1Y

2Y

3Y

4Y

5Y

6Y

70111111111111111111000001111111100011011111110010110111111001111101111.图题

2-5aY1=

，6、完成数制转换图题

2-5bY2=

表题

4.1010011110111101011111101110110111111011011111111110图题

4五、（13

分）施密特触发器

CT1014

组成图题

5a

所示电路，图题

5b

为

CT1014

的电压传输特性曲线，试定性画出

Va

和

Vo

处的波形。图题

5a 图题

5b六、20

分）分析图题

6

所示电路的功能，画出电路的转换图和时序图。说明电路能否自启动。.图题

6.数字电子技术试卷(12)一、选择题（20

分）1

.

一

个

四

输

入

端

与

非

门

，使

其

输

出

为

0

的

输

入

变

量

取

值

组

合

有

种A.

1

5

，

B

.

7 C

.

3 D

.

12

. 已

知

（

1

1

1

）

X

=

（

1

0

5

7

）

1

0

，

则

X

=

。A.

4 B

.

8 C

.

1

6 D

.

3

23

. 当

逻

辑

函

数

有

n

个

变

量

时

，

共

有

个

变

量

取

值

组

合

？A

.

n B.

2

n C

. D

.n

2 2

nD

.

全

部. 在

何

种

输

入

情

况

下

，“

与

非

”

运

算

的

结

果

是

逻

辑

0

。A

．

全

部

输

入

是

0 B

.

任

一

输

入

是

0 C

.

仅

一

输

入

是

0输入是

1. 一

个

触

发

器

可

记

录

一

位

二

进

制

代

码

，

它

有

个

稳

态

。A.

0 B

.

1 C

.

2 D

.

3 E

.

4．

存

储

8

位

二

进

制

信

息

要

个

触

发

器

。A.

2 B

.

3 C

.

4 D

.

8．

对

于

D

触

发

器

，

欲

使

Q

n

+

1

=

Q

n

，

应

使

输

入

D

=

。A.

0 B

.

1 C

.

Q D

.

Q．

下

列

触

发

器

中

，

没

有

约

束

条

件

的

是

。A.

基

本

R

S

触

发

器 B

.

主

从

R

S

触

发

器 C

.

同

步

R

S

触

发

器D

.

边

沿

D触

发

器9

．

若

在

编

码

器

中

有

50

个

编

码

对

象

，

则

要

求

输

出

二

进

制

代

码

位

数

为

位

。A

.

5 B

.

6 C

.

1

0 D

.

5

01

0

.

欲

设

计

0

，

1

，

2

，

3

，

4

，

5

，

6

，

7

这

几

个

数

的

计

数

器

，

如

果

设

计

合理

，

采

用

同

步

二

进

制

计

数

器

，

最

少

应

使

用

级

触

发

器

。A

.

2 B

.

3 C

.

4 D

.

8二、填空题（20

分）．

一

个

基

本

R

S

触

发

器

在

正

常

工

作

时

，

它

的

约

束

条

件

是R

+

S

=

1

，

则

它不

允

许

输

入

S

=

且

R

=

的

信

号

。.

数 字 电 路 按 照 是 否 有 记 忆 功 能 通 常 可 分 为 两类

：

、

。．时

序

逻

辑

电

路

按

照

其

触

发

器

是

否

有

统

一

的

时

钟

控

制

分

为

时

序

电路

和

时

序

电

路

。描述同步时序电路有三组方程，指的是

、

和

写出图

2-5

所示函数

Y1

和

Y2

的逻辑表达式。设电路元件参数的选取满足逻辑要求。..S1S2

S

3A2A1A0Y

0Y

1Y

2Y

3Y

4Y

5Y

6Y

701111111111111111110000011111111000110111111100101101111110011111011111010011110111.图题

2-5Y1=

Y2=

6、完成数制转换（78.8）16=（

）10

（76543.21）8=（

）16（110110111）2=（

）10=（

）16三、（10

分）用卡诺图法将逻辑函数化为最简与或式。（1）

Y1（ABCD）=∑m（0，1，2，3，4，6，8，9，10，11，14）Y2=ABC

ABD

CD

ABC

ACD

ACD四、（15

分）试利用

3

线-8

线译码器

74LS138

设计一个多输出的组合逻辑电路。输出的逻辑函数式为Z1=AC

ABC

ABCZ2=BC

ABCZZ3=

AB

ABCZ4=ABC

BC

ABC74LS138

功能表如表题

4，74LS138

逻辑电路图如图题

4表题

4.101011111101110110111111011011111111110图题

4五、（15

分）图

5（a）是

5G555

部原理框图，图

5（b）为它的符号，图中TR

为低触发端，TH

为高触发端，

R

为清零端，C-V

为控制电压端，DIS

为放电端，OUT

为输出端。试讨论

R

=1，C-V

经

0.01uF

电容接地时，TH

和TR

两端输入不同电压，5G555

的

OUT

的输出情况，即划出

5G555

的功能表图

5（c）中，若

VCC=+5V，则电路的

VT+，VT-，∆V

各为多少伏？画出图

5（c）电路的电压传输特性曲线

Vo=f（Vi）。若在

Vi

端加三角波，峰-峰值为+5V

~

-5V，定性划出

Vo

的波形。图题

5（a）..图题

6数字电子技术试卷（1）参考答案一．填空1．

1111011，7B2．

8613．

与，或，非4．

0，1，高阻真值表，逻辑图，逻辑表达式，卡诺图，波形图（时序图）波形的整形7．

20

伏8．

并行

A/D，串并行

A/D，逐次比较

A/D，双积分

A/D（写出三种）二．判断题1．×2．√3．×4．√5．√三．化简逻辑函数图题

5（b） 图题

5（c）六、（20

分）J-KFF

触发器构成的计数器电路如图题

6

所示。分析电路功能，说明电路是几进制计数器，能否自启动。画出其状态转换图。..1．

Y

AB

D.

2．Y

A

B

D四．

Y

A

B

C

，

C1

AB

(

A

B)C

，全加器，Y

为和，

C1

为进位。五．

Qn1

Q

AQ

，

Qn1

A

六．采用

D

触发器，

D2

Q2

Q1

，

D1

Q3

Q2

，

D0

Q3

Q2

Q1电路图略。将非工作状态

101，110，111

带入方程得次态，101→001，110→101→001，111→001，电路可以自启动。七．f

=65Hz数字电子技术（2）参考答案一．填空题（16）1．

100011.110，23.C2．

0，1当前输入，原状态0，1，高阻；任何时候，只能有

1

个三态门被选通。有两个稳态，在触发信号作用下状态可相互转变，有记忆功能延时7．

5.5v8．

13二．判断题（10）1．√2．×3．×4．√5．√三．化简题（14）Y

BY

B

C

A

D

四．（15）

Y

A

B

ACD，

五．（15）

Qn1

A

B Qn12

AQ

BQ1六．（15）驱动方程：

J1

X

Q2

,

K1

1

，

J

2

X

Q1

,

K

2

1逻辑功能：X=0

时，同步三进制计数器；X＝1

时，同步三进制减法计数器。该电路为同步三进制可逆计数器，并且能自启动。七．(15).数字电子答案

3一．填空题（16）1．

1010110，100001102．

73．

16，64．

状态转换表，状态转换图，特性方程5．

06．

256×4bit7．

5.275

伏8．

转换精度，转换速度二．回答问题（10）1．

不正确。当

X=0

时，Y≠Z，等式成立。2．

五进制计数器，10000/5＝2KHz三．化简函数（14）A+C

_

_ B

AD

AC

D

四．(15)

Y1

A

BC

A

BC

A

BC

ABC

Y2

ABC

ABC

AB五．(15)1

表示正常工作，0

表示出故障；设用

R,Y,G

表示红，黄，绿灯：1

表示灯亮，0表示灯灭。.

R

A

BC

A

BC

A

BC

A

BC

Y

A

BC

A

BC

ABC

A

BCG

ABC六．(15)

驱动方程：

J1

1,

K1

Q1

,

D2

Q1

;.1 1 2 1状态方程：

Qn1

Q

，

Q

Q输出方程：

Y

Q1Q2七．COLDRDQ0 Q1 Q2 Q30 0 1 0D0 D1 D2 D3EPET 74161CP1CPC1