组合逻辑电路学习课件

第四章

组合逻辑电路重难点：组合逻辑电路（芯片）的分析与设计4.1组合逻辑电路的分析与设计

4.4译码器

4.2组合逻辑电路的竞争冒险

4.3编码器

4.6加法器4.5数据分配器与数据选择器4.7数值比较器数字电路按照逻辑功能和电路结构的不同特点可划分为两大类：组合逻辑电路时序逻辑电路相关知识回顾：逻辑运算逻辑门与或非异或同或非门与门或门与非门或非门异或门同或门本章任务：1.组合逻辑电路的分析与设计2.常用组合逻辑模块的使用由逻辑门组成(2)学习常用中规模集成模块(3)了解电路中的竞争和冒险现象本章重点(1)掌握分析和设计组合电路的基本方法加法器比较器译码器编码器选择器分配器本章基本内容(1)电路分析与设计经典的方法(2)常用组合逻辑模块的灵活应用组合逻辑电路的等价变换狄摩根定律的应用：与非门作为通用元件

一个与非门用作非门两个与非门用作与门三个与非门用作或门思考：如何用与非门实现F=A+B?F=AB?或非门作为通用元件一个或非门用作非门两个或非门用作或门三个或非门用作与门思考：如何用或非门实现利用与非门、或非门进行等价变换中间输出与输入带两个小圆圈符号，两个连续的小圆圈符号可以直接去掉。4.1组合逻辑电路的分析与设计组合逻辑电路的一般框图在任何时刻，输出状态只取决于同一时刻各输入状态的组合，而与先前状态无关的逻辑电路称为组合逻辑电路。它可用如下的逻辑函数来描述，即： Fi=fi(A1，A2，…，An)(i=1，2，…，m)， 式中A1，A2，…，An为输入变量。组合逻辑电路的特点：（1）输出与输入之间没有反馈延迟通路；（2）电路中不含记忆元件。（3）输出与电路原来的状态无关A1A2An…组合逻辑电路F1F2Fm…一.组合逻辑电路的分析

组合逻辑电路的分析是对已知的逻辑电路用逻辑代数的原理加以解析，以判断其逻辑功能或提出改进方案。分析一般分为以下步骤:(1)从已知的逻辑电路写出逻辑表达式。(2)运用逻辑代数变换和化简。(3)列出真值表。（可选）(4)根据真值表进行逻辑分析与改进。(5)确定电路的逻辑功能下面通过实例具体说明分析过程：例1分析右图的逻辑电路。解：1）列出表达式2）变换或化简电路实现对A、B的异或运算。T1=T2=T3=F=F=A+B3）真值表ABF000011101110例2分析右图的逻辑电路。解：1）列出表达式2）变换或化简3）真值表F=A+ABC+C=(A+C)+ABC=A+C+ABC=A+C=ABCABCABCCA·ACF&&&4）改进电路ABCF&&&&ABCAABCABCC电路实现对A、C的或运算。例3分析右图的逻辑电路。SABT1T2F000000001000010101011101100000101011110000111011解：根据电路图得到逻辑函数表达式为：真值表为：根据真值表可以看出，当S=0时，输出端F的值与输入端A保持一致，即F=A；当S=1时，输出端F的值与输入端B保持一致，即F=B。所以，这是一个2选1的数据选择器，S为选择控制端。例4分析右图中的逻辑电路111111真值表变换化简F=A+B+C=A()+B()+C()=AB+AC+AB+BC+AC+BCABCCABCBABCA··解:F=ABCF&&&&ABCAABCC&ABCB

从真值表可看出，电路的逻辑功能为：输入相同，输出为0；输入相异，输出为1。从逻辑表达式看，化简后为最简与或函数式，但不是最简单的与非逻辑函数式。化简视实际情况而定。ABCF00000010010001111000101111011111真值表因此该电路为少数服从多数电路，称表决电路。解：（1）由电路图得逻辑表达式（2）由逻辑表达式得真值表（3）功能分析：多数输入变量为1，输出F为1；多数输入变量为0，输出F为0。例5：试分析右图所示逻辑电路的功能。&&&&ABCF解：（1）由电路图得表达式例6：试分析下图所示逻辑电路的功能。=1G2B2=1G1B1=1G0B0G3B3自然二进制码格雷码B3B2B1B0

G3G2G1G00000 0000000100010010001100110010010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000（2）列出真值表本电路是自然二进制码至格雷码的转换电路。（3）分析功能注意：利用此式时对码位序号大于（n-1）的位应按0处理，如本例码位的最大序号i=3，故B4应为0，才能得到正确的结果。推广到一般，将n位自然二进制码转换成n位格雷码：Gi=Bi⊕Bi+1

（i=0、1、2、…、n-1）自然二进制码至格雷码的转换组合逻辑电路分析中应该注意的问题包括：1.充分利用各种分析方法，以达到能快速解决问题的目的。2.熟悉基本的逻辑符号及其表达式。3.正确熟练运用公式法或卡诺图法化简，防止化简过程中出现不必要的错误。4.化简完成得到最简的函数表达式后，应该应用几组不同的输入数据来加以验证。

步骤：根据要求设计出实际逻辑电路形式变换根据设计所用芯片要求选择所需门电路根据设计要求分析题意，将设计要求转化为逻辑关系，这一步为设计组合逻辑电路的关键确定输入、输出变量、列出真值表写出表达式并简化画逻辑电路图二组合逻辑电路的设计二组合逻辑电路的设计原理性逻辑设计的一般步骤如下：(1)分析设计任务，确定输入、输出变量，找到输出与输入之间的因果关系，列出真值表；

(2)根据真值表写出逻辑表达式,(3)化简变换逻辑表达式，从而画出逻辑图。

例1设计一个有三个输入变量ABC的奇偶校正电路。输入量1的个数为奇数时，输出F为1；输入量1的个数为偶数时，输出F为0。解：1）列真值表真值表2）写出表达式3）化简变换、画出逻辑电路ABC1=1=F逻辑电路例2设三台电动机A、B、C，要求(1)A开机则B也开机；(2)B开机则C也开机。如果不满足上述条件，即发生报警。试写出报警信号逻辑表达式，并用与非门实现。真值表解:设输出变量F报警为1，输入变量ABC开机为1。逻辑表达式及化简变换逻辑电路ACF&&&&&B例3试设计一个三人表决电路，多数人同意，提案通过，否则提案不通过。BC

A00011110011111真值表解：设输出变量F，提案通过为1，输入变量A、B、C，表决同意为1。ABCF00000010010001111000101111011111=BC+AC+AB逻辑表达式及化简变换逻辑电路最简的逻辑表达式用一定规格的集成器件实现时，其电路结构不一定是最简单和最经济的，这是工程设计与原理设计的不同之处。

例4：半加器的设计（1）确定输入、输出变量（3）写出输出函数（4）画逻辑图输入输出被加数A

加数B

和S

进位C0000011010101101（5）逻辑符号&ABC=1S∑COSCAB半加器逻辑符号由表达式知，若无特别要求，用一个异或门和一个与门即可实现半加器电路。电路图为：分析：半加器是将两个一位二进制数相加求和及向高位进位的电路。因此，有两个输入（加数与被加数）及两个输出（和与进位）。设被加数和加数分别为A和B，和与进位分别为S、C，（2）列真值表将用“异或”门实现的半加器改为用“与非”门实现函数表达式变换形式：用“与非”门实现半加器逻辑图如图所示：&ABC&S&&&课堂练习1：设计一个4位的典型格雷码转为自然二进制数的电路解:根据典型格雷码转化为自然二进制的运算规则，可得已下布尔表达式：格雷码二进制代码二进制代码格雷码格雷码二进制代码再配合数据选择器，我们可以设计实现一个典型格雷码和二进制代码相互转换的电路。解:××××××课堂练习2：设计一个8421BCD码的检码电路，要求当输入量DCBA≤2，或>7时，电路输出F为高电平，试用最少的2输入与非门设计该电路。真值表ACF&&B&&课堂练习3：举重比赛有三个裁判员A、B、C，另外有一个主裁判D。A、B、C裁判认为合格时为一票,D裁判认为合格时为二票。多数通过时输出F=1。试用与非门设计多数通过的表决电路。解:真值表11××1×1×1××1×1

1

1FABCD&&&&&前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影响。实际上，从信号输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输入经不同通路传输到输出级的时间不同。由于这个原因，可能会使逻辑电路产生错误输出。通常把这种现象称为竞争冒险。4.2组合逻辑电路的竞争与冒险一.产生竞争冒险的原因与门G2的2个输入信号Ā和A在不同的时刻到达的现象，通常称为竞争，由此而产生输出干扰脉冲的现象称为冒险。由以上分析可知，当电路中存在由非门产生的互补信号，且在互补信号的状态发生变化时就可能出现冒险现象，这是产生竞争冒险的原因之一。Ā滞后AĀA例如：逻辑电路如图所示电路输出逻辑表达式为F=AC+BĀ，当C和B都为1时，F=A+Ā=1与A的状态无关

。但是，在A由1变0时，

Ā由0变1有一延迟时间，在这个时间间隔内，

G2和G3的输出AC和BĀ同时为0，因而使输出出现一负跳变的窄脉冲，即冒险现象。

工作波形图

二、竞争与冒险的判断代数法：逻辑函数在一定条件下能简化成卡诺图法：如函数卡诺图上为简化作的圈相切，且相切处又无其他圈包含，则可能有险象。如图所示电路的卡诺图两圈相切，故有险象。≥1AFf1f2&&B&CCABC000111100100111100两圈相切有险象三、冒险现象的消除1.增加冗余项如图所示卡诺图，只要在两圈相切处增加一个圈（冗余），就能消除冒险。增加冗余项可以解决每次只有单个输入信号发生变化时电路的冒险问题，却不能解决多个输入信号同时发生变化时的冒险现象，适用范围有限。ABC000111100100111100增加冗余圈克服险象ABC000111100100111100两圈相切有险象三、冒险现象的消除２.增加选通信号在可能产生冒险的门电路的输入端增加一个选通脉冲。当输入信号变换完成，进入稳态后，才启动选通脉冲，将门打开。这样，输出就不会出现冒险脉冲。1.增加冗余项增加选通信号的方法比较简单，一般无需增加电路元件，但选通信号必须与输入信号维持严格的时间关系，因此选通信号的产生并不容易。３.输出接滤波电容1.增加冗余项２.增加选通信号由于竞争冒险产生的干扰脉冲的宽度一般都很窄，在可能产生冒险的门电路输出端并接一个滤波电容（一般为4～20pF），使输出波形上升沿和下降沿都变得比较缓慢，从而起到消除冒险现象的作用。三、冒险现象的消除输出端接滤波电容方便易行，但会使输出电压波形变坏，仅适合对信号波形要求不高的场合。

4.3编码器将若干个0和1按一定规律编排成二进制代码，称为编码。完成编码工作的电路称为编码器。输入m位代码；输出n位二进制代码（m≤2n）。特点：1）编码器有若干个输入，在某一时刻只有一个输入信号有效，被转换为二进制代码。该信号取值与其它输入信号不同，若为1称高电平输入有效，否则称低电平输入有效。2）编码器输出为二进制代码。若输出代码按有效输入端下标所对应的二进制编码输出，这种情况称为输出高电平有效；若输出代码按有效输入端下标所对应的二进制编码的反码输出，这种情况称为输出低电平有效。由功能表可知：编码器有4个输入信号，高电平有效；2位二进制代码输出，高电平有效。逻辑表达式:Y1=Ī0Ī1I2Ī3+Ī0Ī1Ī2I3Y0=Ī0I1Ī2Ī3+Ī0Ī1Ī2I3输入输出I0I1I2I3Y1Y0100000010001001010000111功能表编码器的工作原理

1.4线-2线编码器逻辑电路值得注意：在逻辑图中，当I0I1I2I3=0000和I0I1I2I3=1000时，Y1Y0=00，前者输出无效，而后者输出有效，这两种情况在实际中是必须加以区别的。

100000000001000011110010000001110000改进逻辑电路电路中增加一个输出信号GS，称为输出使能标志。输入信号中只要存在有效电平，则GS=1，输出代码00为有效；只有I0～I3均为0时，GS=0，此时的输出代码00为无效代码。

4个输入的优先级别的高低次序依次为I3、I2、I1、I0。逻辑表达式为：

Y1=I2Ī3+I3Y0=I1Ī2Ī3+I3

由于有了无关项，逻辑表达式比前面介绍的非优先编码器简单些。

2.优先编码器上面讨论的编码器对输入信号有一定的要求，即任何时刻输入有效信号不能超过1个。当同一时刻出现多个有效的输入信号，会引起输出混乱。为保证工作可靠,电路必须采用优先编码器，这种编码器能按事先安排的输入端优先次序输出代码。输入输出I0I1I2I3Y1Y0100000×10001××1010×××1114线-2线优先编码器功能表

二.集成电路编码器在集成器件应用中，分析器件的工作原理应从功能表入手。

1．8线-3线优先编码器74148功能表

输入输出EII0I1I2I3I4I5I6I7A2A1A0GSEO1××××××××11111011111111111100×××××××0000010××××××01001010×××××011010010××××0111011010×××01111100010××011111101010×01111111100100111111111101工作原理：(1)数据信号：输入I7~I0低电平有效，优先权递减；输出A2AlA0低电平有效。(2)控制信号（

EI、GS、EO）：EI输入使能端（片选信号）:=0允许编码，=1禁止编码。若EI=0，且有有效输入信号，优先编码工作状态标志GS=0，表示A2AlA0

为有效编码。例：I5=0，其余为1，则A2AlA0=010，反码Ā2ĀlĀ0=101。若EI=0，且I7~I0

全为1，则GS=1，表示A2AlA0为无效编码，此时，输出使能端EO=0（其它状态均为1），表示有无效信号输入。若EI=1，A2AlA0=111，GS=1，A2AlA0无效。GS编码工作状态标志：=0编码有效，=1编码无效。EO输出使能端：=0有无效信号输入，=1有效信号输入。(3)逻辑关系（利用输出为0列表达式）利用A+ĀB=A+B和A+Ā=1的关系化简

同理可得(4)内部逻辑电路&&&&&&&&&&&&&&≥1111111111111EOGS0A1A2A0I1I2I3I4I5I6I7IEI≥1≥1图中信号端有圆圈表示该信号是低电平有效，无圆圈表示该信号是高电平有效。利用EO信号，与另一片同样器件的EI连接，可以组成多输入端的优先编码器(5)74148编码器的图形符号及引脚图对低位(Ⅰ)编码，高位(Ⅱ)编码无效，输出DCBA在1111～1000之间变化，反码为0000～0111。

。低位(Ⅰ)

禁止，高位(Ⅱ)编码，输出DCBA在0111～0000之间变化，反码为1000～1111。(6)应用举例两片74148组成16位输入、4位二进制码输出的优先编码器，芯片Ⅰ为低位，芯片Ⅱ为高位。逻辑电路111(Ⅰ)(Ⅱ)均禁止编码，GS=GSl·GS2=l，输出无效

。01111111011111000111111111110010111工作原理

当EI2=0时，高位芯片(Ⅱ)允许编码，但若无有效输入信号，则EO2=0，从而使EI1=0，允许低位芯片(Ⅰ)编码。这时高位芯片(Ⅱ)的A2AlA0=111，使与门C、B、A都打开，C、B、A的状态取决于低位芯片(Ⅰ)的A2AlA0，而D=GS2，总是等于1，所以输出代码在1111～1000之间变化，其反码为0000～0111。当EI2=0且芯片(Ⅱ)存在有效输入信号(至少一个输入为低电平)时，EO2=1，从而EI1=1，高位芯片(Ⅱ)编码，低位芯片(Ⅰ)禁止编码，其输出A2AlA0=111。显然，高位芯片(Ⅱ)的编码级别优先于低位片(Ⅰ)。此时D=GS2=O，C、B、A取决于高位片的A2AlA0，输出代码在0111～0000之间变化，其反码为1000～1111。整个电路实现了16位输入的优先编码，其中I15具有最高的优先级别，优先级别从I15至I0依次递减。二—十进制编码器编码输入I1I2I3I4I5I6I7I8I9编码输出Y0Y1Y2Y34.4译码器译码是编码的逆过程，也就是将含有特定含义的二进制代码输入信号的原意翻译出来，既变换为相应的输出控制信号或者另一种形式的代码。完成此任务的组合逻辑电路称为编码器。译码器的输入信号是二进制代码，而输出信号通常有两种情况。一种是一路控制信号，称为唯一地址译码器，它常用于计算机中对存储器单元地址译码，即将每一个地址代码转换成一个有效信号，从而选中对应的单元。另一种是多路控制信号，称为代码变换器。译码输入译码输出

a1

a0

y0

y1

y2

y30010000101001000101100012位二进制译码器译码输入译码输出

a1

a0

y0

y1

y2

y30001110110111011011111102位二进制译码器（一）变量译码器

二进制译码器输入输出满足：m=2n如：2线-4译码器集成译码器741388421BCD译码器

译码输入：n位二进制代码译码输出m位：一位为1，其余为0或一位为0，其余为12线—4线译码器

1&Y3&Y2&Y1&Y0S1B1A唯一地址译码器（74138型二进制集成译码器）功能表输入输出G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7×1××××11111111××1×××111111110×××××1111111110000001111111100001101111111000101101111110001111101111100100111101111001011111101110011011111101100111111111101).数据信号：输入二进制代码

CBA高电平有效，输出Y0～Y7低电平有效。

3).译码状态各输出的逻辑表达式:用途:1）译码器能产生3变量函数的全部最小项，利用这一点能够方便地实现3变量逻辑函数。

2）常用于计算机中的地址译码。工作原理：2).输入使能端:G1=1，，同时满足,允许译码，否则禁止译码。0Y1Y2Y3Y4Y5Y6YB2GA2G1GGABC7Y1111111&&&&&&&&&74138逻辑电路及图形符号解：1）将原式转化为最小项表达式例1试用138译码器实现组合逻辑函数F=B+C。2）将输入变量CBA变换为对应的Yi端

3）画出逻辑电路ABC解：设Ai为被减数，Bi为减数，Ci为低位借位，Ci+1为本位借位，Di为差。1）列真值表例2试用138译码器构成一位全减器。1111100011001010100110110110101110000000AiBi

Ci

DiCi+12）写出最小项表达式并进行转换

3）画出一位减法器的逻辑图iiiDiCi+1在电子技术和计算机技术中,经过数字处理的信号,常要送到数码显示器件显示,而数字处理信号是二进制数,显示信号习惯用十进制数。数字显示器的任务就是将输入的二进制代码翻译成数字显示代码，并输出至数码显示器显示。数字显示器包含两个部分：

1）数码显示器件（工程上用得最多的是即发光二极管显示器LED）。

2）显示译码器。二.数字显示器

1.七段发光二极管显示器

(LED)由七段发光二极管组成，有两种连接方式，即共阳极连接和共阴极连接。·共阴极连接Vcc+··a

b

c

d

e

f

gab

c

de

f

g··共阳极连接若显示，对共阳极连接，abcdefg=0100100,若显示，对共阴极连接，abcdefg=1111001,

2.LED显示译码器(7448芯片)1111111111示显出输入输功能91100111001x181111110001x170000111110x161111100110x151101101010x141100110010x131001111100x121011010100x110000111000x1译码0011111000011000000111010110100000001零灭11111111xxxxx0灯试00000000(输入)xxxxxx灯灭形字gfedcbaBI/RBOABCDRBILT8功能说明正常译码（LT=1，RBI=1）输出高电平有效，显示器有显示，译码器只能与共阴极的LED显示器相配；当输入为0000,0010,0011,0101,0111,1000,1001时，输出a段为高电平,其表达式为：译码器fYaYbYcYdYeYfYg

DCBALTRBIRBO灭灯输入

BI/RBO有时作为输入，有时作为输出。当BI/RBO作为输入使用，且BI=0时，无论其他输入端是什么电平，所有各段输出a～g均为0，所以字形熄灭。

试灯输入（LT=0）输出全为高电平,显示器显示“8”。利用此端可检查显示器的好坏。动态灭零输入(RBI=0，LT=l，且DCBA=0000)

各段输出为低电平，输入字形“0”熄灭，故称“灭零”。灭零输出(RBO)

当满足“灭零”条件时，输出端BI/RBO=0；否则为1。该端主要用于多个译码器之间的连接，消去高位的零。

000010100101011DCBALTDCBALTDCBALT777g

g

g

4.5数据选择器与数据分配器在计算机系统中，有时需要将某一路数据分配到不同的数据通道上，实现这种功能的电路称为数据分配器，也称多路分配器。，有时需要把多个通道的数据经过选择传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路称为数据选择器。一数据分配器

工作原理输出Y0Y1Y2Y3输入D地址输入A0A1例：用74138译码器实现八路数据分配的功能。

00011011地址输入⊥使能端数据输入D数据输出当G1=1，允许数据分配。若将输入数据转送至输出端Y2=D，地址输入应为CBA=010。此时其余输出端均为1，74138译码器作为数据分配器的功能表输入输出G1G2BG2ACBAY0Y1Y2Y3Y4Y5Y6Y700××××1111111110D000D111111110D0011D11111110D01011D1111110D011111D111110D1001111D11110D10111111D1110D110111111D110D1111111111D二数据选择器

工作原理(四选一）输入D0D1D2D3输出Y选择输入

A0A100011011输出Y的表达式由此可见：当A0A1（mi）为控制信号，Di为数据信号时，输入输出逻辑关系为四选一选择器；当Di

为控制信号，A0A1（mi）为数据信号时，输入输出逻辑关系为二变量的逻辑函数。74lS151集成电路数据选择器输入输出使能G选择

CBAY=1×××00000D00001D10010D20011D30100D40101D50110D60111D7功能表(八选一）逻辑符号D0D1D2D3D4D5D6D774lS151GABCYW输出Y的表达式2.74lS151集成电路数据选择器的应用

例：试用74LS151实现真值表所示逻辑函数。解：1)根据真值表写出最小项表达式D0D1D2D3D4D5D6D774lS151GABCYWABCY000000100100011110011010110111112)根据74LS151选择器的功能将最小项表达式转换成对应的输出形式

Y=m3D3+m4D4+m6D6+m7D73)将D3D4D6D7接1，式中没有出现的最小项为m0m1m2m5，其对应的控制变量D0D1D2D5接0，由此画出的逻辑图。

CBAY000110110例：试用选择器74LS151产生逻辑函数L=XYZ+XYZ+XY解：1)将已知函数变换成最小项表达式

2)转换成对应的输出形式

Y=m3D3+m5D5+m6D6+m7D73)将D7、D6、D5、D3接1，D4、D2、

D1、D0接0

则74LS151输出与L的表达式完全相同。逻辑电路图：D0D1D2D3D4D5D6D774lS151GABCYWZYXL0001011104.6加法器计算机完成各种复杂运算的基础是算术加法运算。完成算术加法运算的电路是加法器。一、半加器若只考虑了两个加数本身，不考虑由低位来的进位，两个1位二进制数相加，称为半加，实现半加运算的逻辑电路称为半加器。A和B分别为被加数及加数，S为和数，C为进位数的半加器真值表为

ABSC0000011010101101逻辑表达式为逻辑电路åCOABSCABC=1

&S二、全加器全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。设Ai和Bi分别是被加数及加数，Ci为相邻低位来的进位数，Si为本位和数(称为全加和)，Ci+1为相邻高位的进位数，全加器真值表为：

逻辑表达式为1111110011101010100110110010100110000000Ci真值表SiAiBiCi+1逻辑电路)iiB(ACiÅAiBiÅAiBiCOCO数据选择器的应用用一片74LS153实现一位半加器A1A0SC001D02D0011D12D1101D22D2111D32D3接VCC1接地011接地0接VCC101接地0接VCC110接地0接地000CSA0A1数据选择器的应用用一片74LS153和一片74LS00实现一位全加器111接VCC1Ci-10011101Ci-10Ci-11001101Ci-10Ci-11010011接地0Ci-10000CiSiCi-1A0A1输出输入奇偶校验器奇偶校验器是解决数据在传输过程中出错的问题传输前校验码形成接收数据后校验检测工作过程（奇校验为例）传输前校验位形成接收后校验测检测4.7数值比较器数字系统中，用来比较两个二进制数大小及是否相等的电路称为数值比较器。一、比较器的构成原理当A和B都是1位数二进制数时，它们的取值和比较结果可由1位数值比较器的真值表表示。逻辑表达式输入输出ABFA>BFA<BFA=B00001010101010011001真值表

1位数值比较器逻辑图

二、集成数值比较器1．集成数值比较器74LS85功能数码输入级联输入输出A3B3A2B2A1B1A0B0IA>BIA<BIA=BFA>BFA<BFA=BA3>B3××××