计算机组成原理题库

#主存地址空间分配：6000H〜67FFH为系统程序区；6800H〜6BFFH为用户程序区。合理选用上述存储芯片，说明各选几片?详细画出存储芯片的片选逻辑图。计算机组成原理试题9、选丼遛tJk20・掾题I廿J用户•与计彝机iffi佶的界禅足•X.CPU：BL外恫设亂匚咸用稗序：D-..乘統程序a零地址运乳常令在指令格成屮不绘邸麻作獄地址」迂的歸什辿變訂L立即数和栈顶t匚栈痹和次栈顶；矗职序计独宙自动加■禹＞朮平型淞蓿令的蒔直-＜.一次可口完成雾个撓作]乩微指令的抹作控制字晟不述讦塢码冃&诫掛令的楼式简超：D.微猜专的林成转应°有兰计毎机将--绷分软萍永恒地存丁只述石储辭屮"称上为,眩件|软伤周非：辅妙懵储棒』5-主机吗设备件送数据眛采用■主机与段隹是車習工作做軽库齋询方罠：氏中斷方式：DMA方迅逋道・6.计即机屮音关ALLT的描追足上确臥扎冥徵算术运堀，刑做逻输逼灯；乩只阳削法；匚屋樓放运算塔甲丁*创上巻秦都军时・化所琦三息线站构时计奪机是措=A.,地址缠、粧捋绞和控溜线三组槎输玻一氐FO思线、主荷总统和DMA塩熾三粗传输抚：匚皿施主&总戦和乘统总贱上组也输线=D.H上都不对a艮.雄屮式證逹控制屮，万式对电栉捷障対攒感」-4.链渕査制；氐il■数歸進吋金拘】匚独左请求=[＞息缰式°9.S-RAM芯片-兀客S12XSK/..際电地端蚪.複芯片刖出理的掘少迹A.21；0,17)I9i20*10.活动头磁盘诣储中.倍应写人就读出践建逬和的』4.并存方式：&弗行方式=窃井方式=井审方武aII-卸下叙述足止确外榔设替一旦发出屮斷時束，便亶即蒔到CPU的响应：外部设备一旦发冊屮断谄戎匚PU应立即响应丁c,屮斷方式i爐用T处理馳机腥现的岷第请求；D.思序程询阳于磁盘屮断・IN下见种说袪有逞差.A.任何二遊制楼敎郁可用十罐制春示F旳任何二进制小赴捅可用十谨制俺示】任何十逬制林址郁可用二逬制隔任何十进制小弧郝可用二逋制袁示。堆檯寻址方式屮.设比为累加躺EP为堆檢抬示藩.阳庐为却雷示的犊顶单元.如果讲换操作的勒作顺玮是宿P-H—SP-iA)rM^.郅去出皈操作的劫作甌斥应为A.JhI#)TAh(SP)+1TMP：H.fSPHLrSP,{Msp)r久(SP)-1-KSP.(Marl^A-岀上郝不对.指令寄存戢的悝St取决于A.存儲锯的容址：乩指令学畏=G机器字艮；D,存储宇层.在揑制閨的控味U方式申.机器周期内朗时钟周个数叮以不相局.这属子■A」同涉控制】E.异歩揑制1联脊揑制；人工控制*I氐下列叙述屮足止确的.4.控制据产生的所有控制信铃稱为微指令:弘議料序挖制辭比硬连技控制聃史讪灵i乐匚微处理辭的程序称为徴压序FD.岳令就足微措令"IT.CPU中的译科朗辻塹用丁°4.地址漳码匸译酌；C.选耗雾黠敕据呈ALBD-数据带码。1乩fl接寻址的无条件特移暗令劝能经将暗令屮的地址说送入』PC；地址寄存那黑加弱；D・ALUo14姻逆程序是曲组成.I/O抉第通适控制字通进揃令）；通道状蛊字.曲程序“2Q.在逍盘和磁備舸沖施迦血祁储据中，灯取时网与存储单元的物理位竟有关，按疗储方式分，，A.二者邯是串和栩睨；乩躍盘是部分串厅存肛・瞄带是帀行柘取二匚.磁带是部分串疔存肮、建盘是巾疔侖取；D・二者都是井冇存嵐.二埴空理£共九纽幅愿15｝）1-完盘一衆措令TS外曲血周期和u周虬前者當咸u蛊玮，后者范f摊托’2.常见的数据传送类解的功能可A^TBzm.或匸和D之何的敌据搂送.昭乱指令搭式可弭为A矍和肚型两奏”直屮u型微描令屈较怪的徹裡序站构播舉轻塩的锻猜帝结枸a在Cache—主存的地址晚舉中1A躺性甄彷成本矍神釆用陨杵IhJ曲刼&比屮断战务和IF的AL】地址.则CPU左中斷周期需完就应.E稠亡擁件■臬小数建点机.牛长月世｛會】建脣号船人’」i机器数骨别采用竦码、补码利廉硏时.我对进的克惟范催分拙是九.E.G（均用十进制老示人三、名词解释（共10分，每题2分）时钟周期答：时钟周期：节拍，时钟频率的倒数，机器基本操作的最小单位。刷新答：动态RAM靠电容存储电荷原理存储信息，电容上的电荷要放电，信息即丢失。为了维持所存信息，需在一定时间（2ms）内，将所存信息读出再重新写入（恢复），这一过程称作刷新，刷新是一行一行进行的，由CPU自动完成。总线仲裁答：总线仲裁即总线判优，主要解决在多个主设备申请占用总线时，由总线控制器仲裁出优先级别最高的设备，允许其占用总线。4•机器指令答：机器指令由0、1代码组成，能被机器直接识别。机器指令可由有序微指令组成的微程序来解释，微指令也是由0、1代码组成，也能被机器直接识别。超流水线答：超流水线（Superpipelining）技术是将一些流水线寄存器插入到流水线段中，好比将流水线再分道，提高了原来流水线的速度，在一个时钟周期内一个功能部件被使用多次。四.计算题（5分）设浮点数字长为32位，欲表示±6万的十进制数，在保证数的最大精度条件下，除阶符、数符各取1位外，阶码和尾数各取几位？按这样分配,该浮点数溢出的条件是什么？留固为则士5万的十进制Et儒制数老示°对于见数为皿的阵点乱因1白幣用5低二逬制救覇示，即（16）,-（1000C）-r故除折冷外’阶叫至少取§飢为了浪证駐的站大樹匕就终阶码取*位「尾数取艾II-5-25（2-按这样分配，当阶码尢于竹I时，浮点数溢出.盘屮斷处理.简答题（共15分）“在计算机中，原码和反码不能表示-1。”这种说法是否正确，为什么？（2分）答：“在计算机中，原码和反码不能表示T。”这种说法是错误的。因为对于整数而言，这种说法不成立。假设机器字长为8位（含1位符号位），在整数定点机中，[-1]原=1,0000001[-1]补=1,1111111[-1]反=1,1111110。在小数定+机中，-1的原码和反码不能表示，而[-1]补二1.0000000。除了采用高速芯片外，分别指出存储器、运算器、控制器和I/O系统各自可采用什么方法提高机器速度，各举一例简要说明。（4分）答：存储器：采用多体交叉存储器（1分）运算器：采用快速进位链（1分）控制器：采用指令流水（1分）I/O系统：采用DMA方式（1分）异步通信与同步通信的主要区别是什么，说明通信双方如何联络。（4分）答：（4分）同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序，统一的传输周期进行信息传输，通信双方按约定好的时序联络。后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式有不互锁、半互锁和全互锁三种。不互锁方式通信双方没有相互制约关系；半互锁方式通信双方有简单的制约关系；全互锁方式通信双方有完全的制约关系。其中全互锁通信可靠性最高。在DMA方式中,CPU和DMA接口分时使用主存有几种方法？简要说明之。(5分)停止CPU访问主存。这种方法DMA在传送一批数据时，独占主存,CPU放弃了地址线、数据线和有关控制线的使用权。在一批数据传送完毕后，DMA接口才把总线的控制权交回给CPU。显然，这种方法在DMA传送过程中，CPU基本处于不工作状态或保持原状态。周期挪用。这种方法CPU按程序的要求访问主存，一旦I/O设备有DMA请求，则由I/O设备挪用一个存取周期。此时CPU可完成自身的操作，但要停止访存。显然这种方法既实现了I/O传送，又较好地发挥了主存和CPU的效率，是一种广泛采用的方法。DMA与CPU交替访存。这种方法适合于CPU的工作周期比主存的存取周期长的情况。如CPU的工作周期大于主存周期的两倍，则每个CPU周期的上半周期专供DMA接口访存，下半周期专供CPU访存。这种交替访问方式可使DMA传送和CPU工作效率最高，但相应的硬件逻辑更复杂。四、问答题(共20分)1.已知带返转指令的含义如下图所示，写出机器在完成带返转指令时,取指阶段和执行阶段所需的全部微操作命令及节拍安排。如果采用微程序控制，需增加哪些微操作命令？(8分)

FC-rMAR,I—HUr,蚁MAJU（PC"ItPC〔I分）E阳＞ltT£DP仃殆-JD（Ij｝）【U圈叮现，诽逛转描令执厅阶段皓克成将娼冋地址丽十5作人诺務的地址碍卒股眾所后示的*储单＞c4J.K+1元开貽月良予程用的虞LE内容，抱执荷阶段的惜提低甜如歴节拾京丼为TTOC\o"1-5"\h\z口Adt^-tMAR.]^»w＜1鞋PC-^MDR（1心】匹MOR^MfMAR）,AJ|Ilt"lrPC（.I如星采用微祥帀控制，盂增加坊出下银槪指令地址的命會]即AdjCMDR）-^CMAR门疔】O叩阳一信地此形威刑件一匸随4RC1沪（6分）（指令系统3）一条双字长的取数指令（LDA）存于存储器的100和101单元，其中第一个字为操作码和寻址特征M,第二个字为形式地址。假设PC当前值为100，变址寄存器XR的内容为100，基址寄存器的内容为200,存储器各单元的内容如下图所示。写出在下列寻址方式中，取数指令执行结束后，累加器AC的内容。100LDA]01M100LDA]01M]0214V300B9011400700401400402500■1||150020。1||V«00U）苴接寻址⑵立即补址⑶闻按寻址相对昴址⑸变址寻址（6）基址寻址AC内窖⑴800AC内窖□〕300(1600(1廿)予4MH1曲)TOO(1分)〔G200(1滋、

（6分）设某机有四个中断源A、B、C、D,其硬件排队优先次序为A>B>C>D,现要求将中断处理次序改为D>A>C>B。（1）写出每个中断源对应的屏蔽字。（2）按下图时间轴给出的四个中断源的请求时刻，画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20s。程用5IdilS20SO4050fiO70K0朋0TOC\o"1-5"\h\zII1Ini,iiiiiiiuliiii■.\o"CurrentDocument"1tttBDACU）在中斷处强次序故为后，毎个屮噺源新的辟枇乍如应所示*（4會｝屮断掠胖蔽字屮断掠BC0(J⑵帳据新的处理决序.QPU执行程吓的轨迹如图所示2分、]02&3040504MD70SOMtt1般CPU扶有⑷报地址绘和敎厠S据给制信号，就炸读写命令常号〔岛电平或.低电平馳说计冲容康为交灶・地址范團海fWHJFFFH.flOl恆也空跚址曲四协井厅衣储器.翌求】⑴采用下脚所列芯片.详細稠出匸PU副衣:确芯片捋建樓圏=⑷宿出懾屮毎奉存赭芯片的客量及地址范他「用十六诅御歳禾人答：32KB四体茁构的疗储器可由4昇SIKXKiWfif芯片宜成，由尸采用低視交叉编址,同此需用末两位地址內，九控制片选信時，用U撤地址aAu-A3与召情芯片的地址绘桶也満足AitfeHA(KKMffl-7FEFH的存储舉与CPU的谨接姑如開4円所示，團中每片存佛芯昇的地址范帼尼：第0片D,4,……,7FFCH第I片L-冥——,7FFDH第2片2,6,,7FFEH題t片3,7.…….7FFFHI试卷类型：期中苏州科技学院天平学院计算机组成原理试卷使用专业年级计算机考试方式：开卷（）闭卷（€）共亘页题号四五六合计得分-、选择题（每题1分，共20分）固件是指将程序固化在存储器中构成功能上是软件，形态上是硬件的器件，这种器件可使用下列哪种器件。A）EEPROMC）DRAMB）SRAMD）CACHE计算机组成研究的对象与体系结构研究的对象不同，下列问题中属于计算机体系结构的研究对象是。A）主存到Cache的地址变换B）ALUC）指令系统的设计D）并行乘法器的设计所谓“程序的局部性”是指。A）程序只能存放在主存中的固定区域；B）程序只能存放在外存中的固定区域；C）执行某程序时，程序只能局限于访问某些存储区域，其它区域无权访问。D）执行某程序时，包括取指和取操作数的存储器访问地址相对集中在局部范围之内；在主存和CPU之间增加cache存储器的目的是。A）增加内存容量B）提高内存的可靠性C）解决CPU与内存之间的速度匹配问题D）增加内存容量，同时加快存取速度以BCD码表示十进制数目000~999之间的一组码，其末端包含一个奇校验位，下面码中第组码至少有两个错误发生。A）1001010110000B）0111110000011C）0110010100110D）1000011000101下列数据类型的数据在计算机中并不单独存在。A）定点小数B）定点整数C）整数D）浮点数有关并行除法器的叙述正确的是。A）由CAS组成的除法阵列每一行内的进位（或借位）都是串行的B）由CAS组成的除法阵列每一行内的进位（或借位）都是并行的C）由CAS组成的除法阵列每一行之间的进位（或借位）都是并行的D）由CAS组成的除法阵列实质上是恢复余数法。32位字长的机器，定点整数用补码形式表示时，一个字所能表示的整数范围是。A)-231+1—231-1B)-231-1—231-1C)-231+1—231D)-231—231-1组成一个运算器需要多个部件，但下面所列不是组成运算器的部件。A)状态寄存器B)地址寄存器C)ALUD)数据总线在浮点数编码表示中在机器数中不出现，是隐含的。A)基数B)符号C)尾数D)阶码一个四体并行交叉存储器，每个模块的容量是64KX32位，存取周期为200ns,在下述说法中是正确的。在200ns内，存储器能向CPU提供256位二进制信在200ns内.存储器能向CPU提供128位二进制信息在50ns内，每个模块能向CPU提供32位二进制信息在50ns内，每个模块能向CPU提供128位二进制信息系统的基本输入输出系统BIOS可以保存在。A)SRAMB)闪速存储器C)cacheD)硬盘已知两个浮点数，N1=2j1XS1,N2=2j2XS2，当下列成立时，|NJ>|N2|。Sl和S2均为规格化数，且S]>S2C)S]>S2£和S2均为规格化数，且J]>J2D)J1>J2在定点运算中，产生溢出的原因是。运算过程中，最高位产生了进位或借位参加运算的操作数超出了机器的表示范围运算结果超出了机器的表示范围寄存器的位数太少，不得不丢弃最低有效位在浮点运算中，当尾数运算产生溢出时所要进行的处理是。向右规格化置溢出标志向左规格化置机器零在存储器芯片中，地址译码采用X译码和Y译码的双译码方式是为了。扩大地址范围C)减少译码输出线数量减少存储单元数量D)减少存储单元选通线数量下列说法中正确的是。虚拟存储器技术提高了计算机的速度若主存由两部分组成，容量分别为2n和2m，则主存地址共需n+m位闪速存储器是一种高密度、非易失性的半导体存储器存储器存取时间是指连续两次读操作所需间隔的最小时间TOC\o"1-5"\h\z计算机的存储结构采用分级方式是为了。操作方便C)减少主机箱的体积保存大量数据D)解决容量、价格、速度三者之间的矛盾下列因素不影响Cache命中率的是。A)Cache速度B)Cache容量C)Cache的组织方式D)所使用的替换算法动态存储器需要周期性的刷新，是由于。动态存储器保存的信息只能读取，不能修改动C)动态存储器依靠双稳态触发器保存信息动态存储器保存的信息不断更新D)态存储器依靠电容保存信息・、填空题（每空1分，共10分）冯•诺依曼结构将指令和数据放在同一个存储器，解题时将程序放到存储器中称为，而控制器依据存储的程序来控制全机协调地完成计算任务叫做移码表示法主要用于表示浮点数的，以利于比较两个浮点数解码的大小，从而完成浮点加法运算时的操作。有8位二进制数D7D6D5D4D3D2DF0，为了检测储存或传输时可能发生的错误，增加一位奇偶校验位P，如采用奇校验位，则求p的逻辑表达式为，如采用偶校验位，则求p的逻辑表达式为。奇偶校验只能检测到位二进制错误，不具备的能力。按进位的传送方式分，加法器器可分为、两种结构。三、证明题（共20分）证明：[x+y]补=[x]补+[y]补mod21-证明：卩0分）井几种情况丄当qmxyro（3分）若O<=X-Y<1贝i|匡]补-[Y补=X+Y=[X-稣卜否则溢出&当X<OnY<O（3井）[X].—[Y].=2-X-2+Y=2-2-X-Y若-K=X-Y<0则[X]补—[Y补=2—（2-（X+Y8=2-{X-+Y）mod2否则濡出匚当XXLYwO（斗分）[X].-[Y],=X-2-Y=2-X+Y若-K=X-Y<0贝1][X]」—[丫]：卜=2-+{X-+Y）mod2=[X-Y]^若O<=X-+Y<1同拝有匡]」、十[Y]*=2■+（X-+Y）=X-Ymod2=[X-YL不可能溢出。3分】[x]€1.xx.…x，证明：[x]€1.xx.…x,2-n补12n原12n2.证明：〔10分）由于符号位为1可知并棍据补码与真值的关系得；x=—1+xn由原码的定义[x]==l-x二1十1—O-tjA'jXn=1+0.111+丁"—Ojq花耳=1+~±2~n=1奉耳+厂四、计算题（共30分）若浮点数x的754标准存储格式为（41360000），求其浮点数的十进制值。（5分）解：（5井）（41360000^16=（01000001001101100000000000000000）26=阶码-1.27=10000010-01111111=00000011=（3）i：〔1分）Jg®1-M=1.01101100000000000000000=1.0110110（2分）x=（-iyxl.Mx2M.O1LO11«23-1011.011=（1L-375）ik）（2分〉x=0.1001y=0.1100,用补码运算方法求[x+y]补，[x-y]补，并指出结果是否溢出。（5补补分）解：（5分）⑴[x].=00.1fl01[x],=00.1001[yj=00.1100[-y].=11.9100（1分）[x-+y]：=01.0101H为双符号位相异』结果发生}益出分）[x-y]=11.1101因为符号位相同；■无溢出x-^-0.0011c〔2分）设x=+15,y=-13，用带求补器的补码阵列乘法器求出乘积x・y（10分）3-M：（10分）设最高位为符号位「则输