锁相式频率合成器

如不慎侵犯了你的权益，请联系我们告知！第一章概述展常采用晶体振荡器等方法来解决,但它不能满足频率个数多的要求,因此,目前大量采用生大量的具有同一稳定度和准确度的不同频率。频率合成器是从一个或多个参考频率中产生雷达、导航、航空航天、遥控遥测以及高速仪器仪表等领域。以通信为代表的信息产业是当代发展最快的行业,因此,频率合成器也得到了较快发展,形成了完善的系列品种,市场需率综合器、直接数字式频率综合器(DDS)三个发展阶段。除运算,得到各种所需频率。直接合成法的优点是频率转换时间短,并能产生任意小的频率增量。但用这种方法合成的频率范围将受到限制。更重要的是,直接合成模拟式频率合成器不能实现单片集成,而且输出端的谐波、噪声及寄生频率难以抑制。因此,直接合成模拟式频率综合器已逐渐被锁相式频率综合器、直接数字式频率综合器取代。使用PLL技术实现的锁相式频率合成器在性能上较之RC、LC振荡源有很大提高,但外围电路仍然较复杂,且容易受外界干扰,分辨率难以提高,其它指标也不理想。近年来,直接数字频率合成器(DDS)的出现,使频率合成技术大大前进了一步。频率控制是现代通信技术中很重要的一环,获取宽带、快速、精细、杂散小的频率控制信号一直是通信领域中的一个重要研究内容。DDS技术是从相位概念出发直接合成所需波形的一种新的频率合成技术,具以全数字技术,从相位概念出发,直接合成所需波形的一种新的频率合成原理。限于当时的技术和器件水平,它的性能指标不能与已有的技术相比,故未受到重视。近20年间,随着技术和器件水平的提高,直接数字频率合成技术得到了飞速的发展,成为现代频率合成技术中的佼佼者。DDS具有超高速的频率转换时间,极高的频率分辨率,低的相位噪声,变频相星定位、数字通信等系统中信号源的首选。目前,在各种无线系统中使用的频率合成器普遍采用锁相式频率合成器,通过CPU控制,或多环锁相式频率合成器、DDS频率合成器,以及PLL加DDS混合式频率合成器。因此,如不慎侵犯了你的权益，请联系我们告知！锁相式频率合成器和直接数字式频率综合器受到各界关注,并得到迅猛发展。锁相式频率合成器是采用锁相环(PLL)进行频率合成的一种频率合成器。它是目前频率合成器的主流,可分为整数频率合成器和分数频率合成器。在压控振荡器与鉴相器之间的锁相环反馈回路上增加整数N分频器,就形成了一个整数频率合成器。通过改变分频系数N,压控振荡器就可以产生不同频率的输出信号,而输出信号的频率是参考信号频率的整数倍,因此称为整数频率合成器。其输出信号之间的最小频率间隔等于参考信号的频率,而这一点也正是整数频率合成器的局限所在。构成锁相式整数频率合成器的关键部分是锁相环,它是一个相位误差控制系统,通过比较输入信号和压控振荡器输出信号之间的相位差,产生误差控制电压,调整压控振荡器的频率,以达到与输入信号同频。在环路开始工作时,如果输入信号频率与压控振荡器频率不同,则由于两信号之间存在固有的频率差,它们之间的相位差势必一直在变化,致使鉴相器输出的误差电压在一定范围内变化。在这种误差电压的控制下,压控振荡器的频率也在变化。若压控振荡器的频率能够变化到与输入信号频率相等,在满足稳定性的条件下,就在这个频率上稳定下来。达到稳定后,输入信号和压控振荡器输出信号之间的频差为零,相差不再随时间变化,误差电压为一固定值,环路进入“锁定”状态。环路滤波器的作用是滤除误差电压中的高频成分和噪声,以保证环路所要求的性能,增加系统的稳定性。锁相式分数频率合成器的输出信号频率不必是参考信号频率的整数倍,而可以是参考信号频率的小数倍,因此称为锁相式分数频率合成器。小数频率合成器输出信号的最小频率间隔,即输出频率精度,由参考信号频率和分数频率合成器的分辨位数决定。锁相式整数频率合成器输出信号的最小频率间隔等于参考信号的频率。为了精确控制输出信号的频率,需要采用频率很低的参考信号。在频率合成器的设计中,滤波器带宽通常低于参考信号频率的十分之一。为了获得较高精度的输出信号频率,同时防止参考信号的泄漏,必须使用带宽很窄的滤波器。但是,滤波器的带宽越窄,频率合成器的调整时间就越长。而锁相式分数频率合成器则可以在使用高频率的参考信号的同时,获得高精度的输出信号频率,放松了对滤波器带宽的限制,从而有效地解决了上述问题。频率合成器的一个重要指标是相位噪声。在滤波器通带内,输出信号的相位噪声是参考信号的相位噪声的N倍。显而易见,在保持输出信号频率不变的情况下,提高参考信号的频率可以有效地降低输出信号的相位噪声。理论上,参考信号的频率提高一倍,输出相位噪声下降6dB。小数频率合成器支持高频率的参考信号,因此,它的相位噪声指标好于整数频率合成器。当然,也可以通过减小滤波器带宽的方式来抑制相位噪声,但是,这样会延长频率合成器的调整时间。相对于整数频率合成器,小数频频率合成器在国外已经发展得比较成熟,形成了各种类型的锁相式整数频率合成器、锁相式分数频率合成器、直接数字频率合成器、双环或多环锁相式频率合成器、DDS与PLL混合式频率合成器等完整系列品种,满足了通信、数字电视等领域的需要,形成了巨大的频率合式混合的频率合成器已经实现单片集成。频率合成器已经与通信系统收发信机的射频电路集如不慎侵犯了你的权益，请联系我们告知！成在一起如不慎侵犯了你的权益，请联系我们告知！,形成了集接收机、发射机、频率合成器于一体的SOC芯片。30年代：锁相技术起源，提出无线电调幅信号的锁相同步检波技术。锁相同步检波器要求锁相环路以输入的标准调幅波v中，能输出准确跟踪载波分量的i等幅波v(t)而它们相位保持很小常数或零。将v(t)相移π/2后作为同步检波的参考信号00v(t)，从而即可实现对标准调幅波的解调，实现检波。r40年代：电视技术得到迅速发展，电视接收机从行扫描振荡器输出中取出部分作反馈声中的卫星发射的信号检测出来。作费用仍然十分昂贵，所以在使用范围上仍然受到较大限制。由维特毕研究了无噪声锁相环路的非线性理论问题，并发表了相干通信原理。后期开始相继研制出集成锁相环部件和单片集成锁相环路。乐曲传遍了全球。80—90年代：锁相环路理论与研究日臻完善，应用范围遍及整个电子技术领域，随着进，现在品种齐全繁多，提高系统的工作稳定性和可靠性和小型化，目前仍朝着集成化，数字化，多用化方向迅速发锁相环路(PhaseLockLoop，PLL)是一种自动相位控制(APC)系统，是现代电子系统中应用广泛的一个基本部件。它的基本作用是在环路中产生一个振荡信号(有时也称本地振荡)，这个信号的频率受控制电压的作用，当环路锁定时，振荡信号的输出频率与输入信号PLL的直流增益、振荡频率和相应带宽可有效地改善环路性能，达到理想的效果。正常工作时锁相环路具有以下基本特性：顺利通过环路滤波器的直流电压，如果此时输入信号中有干扰成分，则干扰信号与VCO的输出信号在鉴相器PD中比较所形成的误差电压受到环路滤波器的抑制(处于低通的通频带外)，于是VCO的输出信号中的干扰成分大为减少，此时环路相当于一个滤除噪声的高频窄带滤波器，其通频带可以做得很窄，如在几十兆赫兹至几百兆赫兹的中心频率上实现几赫兹至几十LC，RC、石英晶体等滤波器很难达到的。如不慎侵犯了你的权益，请联系我们告知！没有剩余频差，只有剩余相位差。它比AFC系统更好地实现了频率控制，因而在自动频率控制、频率合等技术方面获得了广泛的应用。如不慎侵犯了你的权益，请联系我们告知！到锁定状态，经过自身的调节作用可以捕捉到输入信号并最终锁定。整个环路包括一些放大元件、控制元件等均可集成在1块芯片上，目前常用的主要有L562，L565，L564，CD4046等集成锁相环。集成化可以减小设备体积、降低成本、提高设备的可靠性和稳定性，大大提高整机性能。由于锁相环路性能优越，现广泛用于无线电通信技术中，如不慎侵犯了你的权益，请联系我们告知！第二章锁相频率合成器的设计现代科技的发展对电子信号源提出了越来越高的要求,要求信号源的频带宽、频率分辨率高、频率稳定度高、能产生复杂的波形、相位噪声和杂散很低、能程控等。这些技术要求用普通的模拟电路技术是达不到的,频率合成技术是产生大量高精度频率信号的主要技术。2．1锁相频率合成器工作原理基本的数字锁相式频率合成器如图2.1所示。当锁相环锁定后，相位检波器(鉴相器fr=fdfd=fo/N(1)(2)fo=Nfr()3考振荡器考分频器fr鉴相器环路滤波器可编程压控振荡器ofo这样，环路中带有分频器的锁相环就提供了一种从单个参考频率获得大量频率的方法。如果用一可编程分频器来实现分频比N，就很容易按增量fr来改变输出频率带有可编程分频器的锁相环为合成大量频率提供了一种有效的方法，合成频率都是参考频率的整数倍，而此参考频率就是此频率合成器的分辨率。基本数字锁相频率合成器存在以下几个问题。首先，从式(3)可知，频率分辨率等于r频器的最高工作频率可能比所要求的合成器工作频率低的多，因此在很多应用场合基本频率成器是不适用的。固定分频器在工作频率明显高于可变分频比，超高速期间的上限频率可达千兆赫兹以之前串接一固定分频器的前置分频器，则可大大提高VCO的工作频率。设前置分频器的分频比为M，则可得fo=N(Mfr)(4)如不慎侵犯了你的权益，请联系我们告知！如不慎侵犯了你的权益，请联系我们告知！间(一般为毫秒级)。本次设计的锁相式频率合成器的频率范围为10~30MHz，频率分辨率△fo为100kHz，频率稳定度为10-6。锁相频率合成器基本组成的输出信号相位进行比较，并比较结果转化为误差电压U(t)；该电压是两个信号相位差的d环路滤波器LF是低通滤波器，作用是滤除误差电压U(t)中的高频分量后得到控制电d压U(t)，并加给压控振荡器。c压控振荡器VCO通常由变容二极管和电抗管等组成振荡电路；VCO的输出频率受U(t)c器的输出也为零，压控振荡器的振荡频率不发生变化。如果二者的频率不一致，则鉴相器将化将不断使输出信号的频率与输入信号的频率趋于一致，最终二者频率相等相位差恒定，U(t)，U(t)均为直流电压，VCO的输出频率将停止变化，环路处于“锁定”状态。当输入dc的过程，达到频率相等的要求。2．2．2使用前置分频器的锁相频率合成器的组成O如不慎侵犯了你的权益，请联系我们告知！送入高速固定分频器进行分频，再把分频降低以后的频率送入能适应这一工作频率的o可编程分频器，构成前置分频型锁相环频率合成器。3前置分频型锁相环频率合成器电路方框图图2.2中，÷M即为高速前置分频器，环路锁定时输出频率f为oor器的输出频率分辨率为or的2．2．3双模前置分频型锁相频率合成器频率分辨率的同时，又能提高合成器输出频率的一种有效方法。2.4双模前置分频型锁相频率合成器电路方框图A置分频器的如不慎侵犯了你的权益，请联系我们告知！N=(P+1)A+P(M-A)=PM+A()7A计数器对前置分频器吞掉的脉冲数进行检测和控制(通过MC)，所以A计数器又称为f=Nf=(PM+A)f(8)orr输出频率f的频率分辨率△f=f。因此，双模前置分频型单环合成器采用吞脉冲分频oor计数以后，将保持合成器输出频率分辨率不变。而比一般的可编程程序分频器的工作频率有很大的提高。因而可以实现合成器输出频率高的要求。可以做得像固定分频器那样高。双模前置分频器很好地解决了固定前置分频器提高f和降o低△f的矛盾。o．3锁相频率合成器的设计整体结构如图2.5所示。如不慎侵犯了你的权益，请联系我们告知！号。最后，这个正弦信号进入到频率合成器，再与参考频率进行鉴频鉴相。如此循环，直至两个频率相等，并由单片机输出一控制信号，使频率合成器锁定并一直输出该信号。分为中规模(MSI)和大规模两种；按电路速度可分为低速、中速和高速三种；按频率置定置定方式又可区分为单模频合或双(四)模频合。随着频率合成技术和集成电路技术的迅速发展，单片集成频率合成器也正向性能更好、波段的显示实现了遥控和程控，从而使集成频率合成器逐渐取代分立元件组成的频率合成如不慎侵犯了你的权益，请联系我们告知！如不慎侵犯了你的权益，请联系我们告知！目前，使用较多的集成频率合成器芯片有Motorola公司的MC145151、MC145146、MC145170，美国国家半导体公司的LMX1501，富士通公司的MB1504等。本锁相频率合成器图2.6即为MC145170的内部功能框图。现将16脚封装的MC145170的功能简要说明如下：OSC(1脚)、OSC(2脚)此二脚与外部晶体振荡器相连即可形成一参考振荡器。实inout际使用中1、2脚需接不大于30p的电容(含分布电容)。为保证放大器工作在线性状态，两脚间可直接接一个1—15MΩ的外部反馈电阻。从1脚输入的外部信号电平至少不得低于1V，P-P的频率不应大于2MHz。REF(3脚)参考频率输出脚，它是晶体振荡器参考频率源经缓冲后的输出。该脚可用out可不用，也可通过给C寄存器送数(C2、C3、C4三位)改变输出频率(可得到OSC÷2、÷4、÷in8、÷16)，该频率可用来驱动微机时钟(如此可节约一只晶振)；不使用该脚需悬空，通过给C干扰。F(4脚)VCO频率输入脚，VCO输出的信号经过交流耦合(通过大于100p的电容)，在不同in的工作电压V下，该频率允许范围为5—185MHz。DDD(5脚)串行数据输入脚，在时钟由低到高转换后，比特数据流开始装载进芯片的寄in存器。其传送格式是这样规定的，即1个字节(8比特)送c寄存器，2个字节(16比特)送N寄ENB(6脚)低电平使能输入脚，该脚接高电平时数据禁止输入，D处于高阻状态；要out向芯片打入数据，该脚(斯密特触发)由高转低即可。图2.8给出了控制时序。如不慎侵犯了你的权益，请联系我们告知！CLK(7脚)时钟输入脚，当时钟由低电平转为高电平，数据由D脚输入各寄存器。而in由高电平转为低电平时，数据从D脚输出。如上所述，8个时钟周期可访问C寄存器，16个out时钟周期可访问N寄存器，而24(或15个时钟周期可访问R寄存器。D(8脚)三态串行数据输出口，在时钟由高电平向低电平转换的过程中，数据经out由寄存器由该脚向外输出，除特殊需要(如测试微机送数、电路制作中监控在线QA测试、便于维修等)外一般不用。f(9脚)R计数器输出脚，信号经15阶R计数器缓冲后输出，可用可不用(通过给C寄r5—32767间变化，最大不超过2MHz，在示波器上看到的应为脉冲波形。f(10脚)N计数器输出脚，信号经16阶N计数器缓冲后输出，不用时需悬空，以降芯v片内外的相互干扰降至最低。该脚可用来确认÷N的大小，N的变化范围为40—65535，f的v最大输出也不应超过2MHz，在示波器上看到的应为脉冲波形。LD(11脚)锁定检测输出脚，当环路锁定时(f与f同频同相)，该脚输出高电平并有rv窄的负脉冲；当环路失锁时，输出的脉冲为低电平(如图2.9所示)。该脚可用可不用，加电后片上初始电路给LD脚送静态低电平以防错锁，不用时应悬空。VSS(12脚)该脚通常接地。PD(13脚)鉴相/频单端输出脚(使用内部充电泵)，外接低通滤波器即可形成环路。out该脚可用可不用，也可反转(通过给C寄存器的C7送数改变)。RV(15脚)鉴相/频双端输出脚，图2.9描述了它们的输出波形图(其中C7为低电平时)，要注意极性位C7的松树与波形的一致。V(16脚)电源输入脚，+2.5≤V≤+5.5V，位达到最佳效果应尽量绕开V并在靠近DDDDSS芯片处用一粒低电感的旁路电容和地相连，而且电容的焊头以最小为宜。图2.8MC145170控制时序图如不慎侵犯了你的权益，请联系我们告知！图2.9MC145170鉴相/频与锁定检测输出波形图图2.10MC145170外围电路2脚分别接一个22pF的电容外部晶振的频率为10MHz输入信号通过一个470pF的电容接入4脚2．3．2环路滤波器的设计输入信号是来自鉴相器的输出电压V(t)，它在滤去V(t)中的高频成分和噪声后,取出DD平均分量V(t)去控制压控振荡器的频率。所以环路滤波器可以改善控制电压的频谱纯度,C环路滤波器的主要指标有:环路带宽、阻尼系数ξ、锁定时间、直流增益和高频增益。使用μA741设计低通滤波器，电路图如图2.11。如不慎侵犯了你的权益，请联系我们告知！图2.11反相输入一阶低通滤波电路低通滤波器截止频率f=1/(2πRC)(9)02k23图2.12全波精密整流电路反相比例运算电路如图2.13所示。输入电压U通过电阻R作用于集成运放的反相输入端，i故输出电压U与U反相。电阻R跨接在集成运放的输出端和反向输入端，引入了电压并联负oif如不慎侵犯了你的权益，请联系我们告知！图2.13反相比例运算电路RkR为0—50kΩ电位器，R‘=1kΩf2．3．3压控振荡器的设计MC1648为集成射极耦合振荡电路,具有负阻效应。电路如图2.14所示,它仅用一只变容二极管,并由芯片MC1648外加谐振回路组成。图2.14VCO电路12脚接一个10μF的电容变容二极管为J8324已知变容二极管的结电容如不慎侵犯了你的权益，请联系我们告知！((10)(1)式中E—表示加于变容管两端的静态反偏压;C—控制电压和偏压均为零时变容管的结电容;0U—接触电位差;Φm数。以C表示电路的分布电容,则该VCO的振频s((11)由上式可导出其压控灵敏度((12)其中K满足关系S(13)可见,该基本VCO具有非线性的压控特性;其压控灵敏度与f成正比,与(U+E)成反比。c如不慎侵犯了你的权益，请联系我们告知！第三章锁相频率合成器调试及结果分析3．1压控振荡器的调试及结果分析容二极管接直流控制电压，3引脚输出接示波器观察输出波形。通电后，先将控制电压调至零，示波器显示一条直线，说明压控振荡器在该控制电压下无法产生振荡，故无波形输出。逐渐增大控制电压，在电压增至0.7V时，示波器上显示输出为正弦波，其频率为88kHz，说大，在电压增至11V时，输出正弦波频率增至最大，达到520kHz。此后再增大控制电压，输出正弦波频率基本不变，达到稳定状态。测得压控振荡器的压控特性数据如表3.1。表3.1压控振荡器压控特性表UU/V00.52.02.53.03.54.0inf/kHzout0046U/V4.55.05.56.06.57.07.58.08.5f/kHzout8U/V9.09.510.010.511.0f/kHzout图3.1压控振荡器压控特性曲线由表3.1和图3.1可见，该压控振荡器的线性工作区域在0.7—2V之间，控制电压的变化范围较小，且输出信号频率偏低。此压控振荡器设计的不太理想，未能达到预计指标，其主要原因是变容二极管的结电容偏大。如不慎侵犯了你的权益，请联系我们告知！3．2低通滤波器的调试及结果分析采用μA741设计的低通滤波器，在±15V工作电压下，输入端接入由信号发生器产生的幅值1V频率1Hz的正弦波，输出端接示波器管产输出波形。由于反馈回路电阻才用的是电位器，因此此低通滤波器具有放大功能。调节电位器，使输出正弦波幅值为10V，频率不变为1Hz。调节信号发生器的频率，使输入正弦波的频率逐渐增大，观察输出正弦波的幅值，在满足本次设计窄带的要求。信号的放大也可由此反相器来完成，即反馈电阻设计为电位器。带宽在140Hz左右，为比较理想的低通滤波器。测得低通滤波器的幅频特性数据如表3.2。表3.2低通滤波器幅频特性表ff/HzinU/Voutf/HzinU/Voutf/HzinU/Voutf/HzinU/Voutf/KHzinU/Voutf/KHzinU/V0.2out1172．3722334488559966如不慎侵犯了你的权益，请联系我们告知！图3.2低通滤波器幅频特性曲线即该低通滤波器的截止频率为140Hz。此低通滤波器特性比较理想。3．3频率合成器的调试及结果分析供给MC1451703.0V的工作电压，输入信号通过一个470pF的电容接到4引脚进入芯片。出波形不是很稳定。测得频率合成器的输入输出对应关系的数据如表3.3。表3.3输入频率与输出占空比的关系f/MHz567891020in占空比1/202/1010/1810/1610/148/1014/16如不慎侵犯了你的权益，请联系我们告知！图3.3输入频率与输出脉冲关系由表3.3和图3.3可见，频率合成器的输出方波的占空比随输入信号频率的增大而增大，。如不慎侵犯了你的权益，请联系我们告知！第四章单片机控制部分4．1单片机控制的原理整个控制系统由PC主机,USB转JTAG协议的UEC2适配器和单片机C89C51组成,并通过集成开发环境软件Keil进行在系统调试,以实现实时控制。PC主机通过USB口与UEC2适配器相连,GMC是SPI方式的,而C89C51单片机内部的全双工UART不支持移位寄存器方式,因此可采用I/O端口虚拟移位寄存器方式。用3个I/O口分别提供时钟信号、数据信号和片选信号。扫频时要用到定时器。C89C51内部有3个16位计数/定时器,其中T0和T1与标准89C51的计数/定时器兼容。选择T0作定时器,采用自动重装方式,即TMOD=0x02;选择系统时钟作为定时器的时钟源,即CKCON=0x08;TL0和TH0中装入初值,其中TL0保持计数值,而TH0保持重载值。在需要启动定时器时,令TR0=1,开始计数。当TL0中的计数值发生溢出时,TF0被置位,TH0中的重载值被重新装入到TL0,这时只需将TF0软件清零可重新计数。MC145170内部有三个寄存器：C寄存器、R寄存器和N寄存器。通过89C51单片机向C寄存器写入控制字，用于MC145170工作状态的控制。R寄存器中载入参考频率，参考频率由外部累加的方式改变送入N寄存器的数值来调节频率的大小。当N寄存器内的数值被初始频率相除此数值，因而锁定该频率，达到精确调节频率的目的。如不慎侵犯了你的权益，请联系我们告知！4．2单片机控制部分主要程序模块的处理流程图ffvNYNf=frY图4.1主程序流程图如不慎侵犯了你的权益，请联系我们告知！第五章调试中遇到的主要问题相反，低通滤波器的设计和调试都是比较成功的。在围绕MC1648进行压控振荡器的设计和调计，都能对噪声干扰有很好的抑制。如不慎侵犯了你的权益，请联系我们告知！结束语件电路的调试。在这里将本次设计所做的工作一一列出：1、搜集、查阅锁相环路技术的文献资料，对锁相环路技术进行初步的认识和了解，并2、对整个电路的信号流程进行推导，掌握每一级的输入和输出的对应关系。由此确定每一级的电路设计方案，画出电路原理图。应4、具体的硬件电路布板与连接。在布板的过程中，需要考虑各级之间的连接关系，地线和电源线尤为重要，因为这些引线在高频电路中都会成为引入噪声干扰的因素。而电路的焊接是一个考验技术和态度的过程。每一个元器件