AT89S52单片机基本结构

第2章AT89S52单片机内部结构 本章详细介绍的内容，要求同学们熟练掌握： 1、AT89S52的主要性能与根本组成 2、引脚功能及总线结构 3、AT89S52中央处理器 4、复位电路及复位状态 5、时钟电路与CPU时序2.1AT89S52的主要性能特点1.8位CPU2.CPU工作频率：0~33MHz3.内部FLASH可编程ROM容量：8KB4.内部数据存贮器〔RAM〕容量：256B5.输入/输出线〔I/O端口〕:P0口～P3口 〔共32位〕6.3个16位定时器/计数器7.全双工的串行接口8.4个通用工作存放器区(共32个存放器〕9.6个中断源10.ISP下载接口11.定时监视器〔看门狗〕12.双DPTR〔数据地址指针〕13.20多个特殊功能存放器14.电源下降标志15.堆栈区16.布尔处理机17.可外扩64KBROM空间18.可外扩64KBRAM空间19.指令系统2.2AT89S52的内部总体结构AT89S52单片机是在一块超大规模集成电路芯片上，集成了包括有CPU、RAM、ROM、定时器和多种I/O接口等电路。也就是说，在一块单片机芯片中所具有的功能，包括了一台微型计算机的根本功能。系统功能框图如下。ALUTMP2TMP1ACCBSP中断、串口、定时计数器、端口模块PSW指令寄存器定时与控制WDTP3口锁存器P1口锁存器ISP口编程逻辑P3口P1口振荡器双DPTR程序增量器PC程序计数器PC缓冲器程序地址寄存器FLASHP2口锁存器P2口P0口锁存器P0口RAMRAM地址寄存器PSENALEEARET2.3MCS-51的引脚及其功能说明MCS-51有二种封装方式：1.HMOS制造工艺HMOS高性能金属氧化物半导体器件 采用40引脚双列直插〔DIP〕封装方式。2.CHMOS制造工艺(CMOS场效应管 除了采用DIP封装方式外,还采用方形的封装方式，方形封装为44个引脚，但有4个引脚不连线。 引脚排列图逻辑符号图

AT89S5212192022214039现在介绍40条引脚中的功能属性:2条专用于主电源的引脚；2条外接晶体的引脚；4条控制或与其他电源复用的引脚；32条I/O端口的引脚，其中端口3的8条线具有专用功能。下面分别介绍40条引脚的功能：1.主电源引脚Vss和Vcc：VSS〔20引脚〕——接地VCC〔40引脚〕——正常操作，对EPROM编程和验证时接+5V

2.外接晶体引脚：XTAL1(19引脚)——接外部晶体的一个引脚，在片内，它是一个反向放大器的输入端，这个放大器构成了片内振荡器.(当采用外部振荡器时：对HMOS单片机来讲，XTAL1脚应接地)；对CHMOS单片机来讲，XTAL1脚作为驱动端.XTAL2(18引脚)——接外部晶体的另一端。在片内，接到上述反向放大器的输出端。(当采用外部振荡器时，对HMOS来讲，XTAL2脚接收振荡器的信号，即把此信号直接接到时钟发生器的输入端)；对CHMOS，此引脚悬浮.

3、输入/输出端口引脚：P0.0～P0.7(39～32脚)——P0口是一个8位 漏极开路的双向I/O口在访问期间激活了内部的上拉电阻。 在访问外部存储器时，它是分时转换的地址〔低8位〕/数据总线;P0口能驱动8个TTL输入门。 在片内FLASH编程时，它接收指令字节；在验证程序时，那么输出指令字节，并要求外接上拉电阻。P1.0～P1.7〔1～8脚〕——P1口是一个带有内 部上拉电阻的8位双向 I/O口。P1.0：T2的外部计数触发输入端。P1.1：T2捕获/重装载触发及方向控制。对FLASH编程和程序验证时，接低8位地址.P1.5：MOSI〔用于内部编程〕——下载线P1.6：MISO〔用于内部编程〕——下载线P1.7：SCK〔用于内部编程〕——下载线P2.0～P2.7〔21～28脚〕——P2口是一个 带内部上拉电阻的8 位双向口。P3.0～P3.7〔10～17脚〕——P3口是一个带 内部上拉电阻的8位双 向I/O口。这8个引脚还具 有专门功能。具体功能如下： 在对FLASH编程和程序验证期间，它接高位地址。在访问外部存贮器时，它送出高8位地址。P3.3（INT1）——（外部中断1触发端）P3.2（INT0）——（外部中断0触发端）P3.6（WR）——（外部数据存贮器写选通）P3.7（RD）——（外部数据存贮器读选通）P3.0〔RXD〕——〔串行输入口〕P3.1〔TXD〕——〔串行输出口〕P3.4〔T0〕——〔定时器0的外部输入〕P3.5〔T1〕——〔定时器1的外部输入〕P3口可驱动4个TTL输入门4.控制或与其他电源复用引脚：RST/VPD(9脚)—当振荡器运行时，在此引脚上出现两个机器周期的高电平，使得单片机复位。为了保证可靠复位，建议在此引脚与Vss引脚之间连接一个约8.2的下拉电阻，并与Vcc引脚之间连接一个约10µF的电容。 当Vcc下掉到低于规定的水平时，VPD在其规定的电压范围〔5±0.5V〕内，向内部提供备用电源。这时，使单片机处于饥饿工作状态——低功耗。 在Vcc掉电期间，RST/VPD脚可接上备用电源，以保持内部RAM的数据不变 〔30引脚〕——当访问外部存贮器 时，ALE的输出用于 锁存地址的低位字节。 在不访问外部存贮器时，ALE仍以不变的频率周期性地出现正脉冲信号，此频率为振荡器的1/6，可作为外输出的时钟，或用于定时的目的。注意：每当访问外部数据存贮器时，将跳过 一个ALE脉冲。ALE端可驱动8个TTL 输入门。 在片内FLASH编程期间，此引脚用于输入编程脉冲〔〕。但在访问外部数据存贮器时， 将不出现。 〔29引脚〕——是外部程序存贮器的取 指选通信号。在由外部 ROM取指令期 间，每个机 器周期两次有效。 〔31引脚〕——当EA保持高电平时， 从内部ROM的0000地址 开始执行程序，当PC值超过 0FFFH/1FFFH时，将自动转向 外部ROM取指，执行程序。 当EA保持低电平时，只访问外部ROM，有无内部ROM都不访问； 在FLASH编程期间，此引脚用于施加5V/12V的编程电压〔Vpp) 2.4AT89S52中央处理器 AT89S52单片机的核心部件是一个字长为8位的高性能中央处理器〔CPU),它是由运算器和控制器组成的。 所谓中央处理器就是单片机的指挥控制中心和执行机构。 其作用是读取和分析指令的功能，并根据指令的功能要求，指挥和控制单片机的有关部件具体、有序地执行规定的操作，完成指令所要求的功能。 2.4.1 算术、逻辑运算部件 AT89S52单片机的算术∕逻辑运算部件〔ALU〕包括： 运算器、累加器A、存放器B、暂存器TMP、程序状态字PSW、堆栈指针SP和数据地址指针DPTR等注意：AT89S52的ALU和MCS-8051的ALU 完全兼容。 2.4.2专用存放器存放器的用途与特点： 存放器是用来存放信息的单元，其特点是存取速度快、编程方便，在处理过程中起着重要的作用。存放器的数量是衡量一台计算机处理能力的重要标志之一。 AT89S52单片机的存放器分为： ※通用工作存放器 ※专用存放器 ※特殊功能存放器。特殊功能存放器是专为对应的功能部件效劳的。 下面列出SFR块中的专用存放器的助记标识符，名称和对应地址。 专用存放器和特殊功能存放器在SFR区中，属于内部数据存储器80H—0FFH空间的某些单元。注意：其中的PC为16位的特殊功能存放器， 叫程序地址计数器，也叫程序地址指 针，在物理上是独立的，不属于SFR块 中的。1.程序计数器〔PC〕2．累加器〔ACC〕—0E0H3．B存放器—0F0H4．程序状态字〔PSW〕——D0H5.栈指针〔SP〕——81H6．数据指针DPTR——〔83H,82H〕7．端口P0~P3〔80H，90H，A0H，B0H〕8．串行数据缓冲器〔SBUF〕——99H9．定时器/计数器〔8CH，8AH，8DH，8BH〕10．其它控制存放器1.程序计数器〔PC〕放置下一条要执行指令的地址；它是一个16位专用存放器，其寻址范围： 0~65535〔64K〕在物理上是独立的，不属于内部数据存储 器的SFR块。ACC是最常用的专用存放器。大局部单操作数指令的操作数取自ACC，很 多双操作数指令的一个操作数也取自ACC2．累加器〔ACC〕—0E0H3．B存放器—0F0H

在做×、÷法运算时： 乘法指令的两个操作数分别取自A和B，其乘积存放在BA中； 在除法指令中，被除数取自A，除数取自B，商数存放于A，余数存放于B中。※＋﹑－﹑×﹑÷算术运算结果存放在ACC 或AB存放器中。※指令中一般用A作累加器助记符。※在位操作和PUSH、POP指令中采用ACC4．程序状态字〔PSW〕 PSW是一个8位程序状态存放器，各位的含义如下表：CYACFORS0RS1OV---PPSW﹒7PSW﹒0CY〔PSW﹒7〕——进位标志。在执行某些算术和逻辑指令时，可以被硬件或软件置位或去除。在布尔处理机中被认为是位累加器，它的重要性相当于普通中央处理机中的累加器；AC〔PSW﹒6〕——辅助进位标志。做加、减法操作时，假设产生由低四位向高四位数进位或借位时，AC将被硬件置1，否那么被去除。AC还被用于十进制调整。CYACFORS0RS1OV---PFO〔PSW﹒5〕——由用户定义的一个标志

可由编程来使FO置位或清零，也可以测试FO位来控制程序的流向。RS1和RS0组合关系如以下图所示：RS1RS0工作寄存器区通用寄存器地址000区R0～R700～07H011区R0～R708～0FH102区R0～R710～17H113区R0～R718～1FH 单片机复位后，RS1=RS0=0，CPU自动选中0区为当前工作存放器区。RS1、RS0〔PSW.4、PSW.3〕 ——工作存放器区选择控制位OV=1执行SUBB指令时：执行ADD指令时：OV=1执行MUL指令时：积>255OV=1执行DIV指令时：除数=0OV=1在执行算术运算指令时，如有溢出，使0V=1,否那么，0V=0,OV〔PSW.2〕——溢出标志位 P(PSW﹒0)——奇偶标志P——在每个指令周期中，根据累加器中内容的奇偶性，由硬件来置位或清零。如果A中结果值有奇数个“1〞，那么置P=1，否那么P清零；在串行传送中常用奇偶校验的方法来检验数据传送是否出错，通常在TX端可根据P的值，对数据的奇偶位进行置位或清零。 如：通信协议规定奇校验，当P=0时，应对数据的奇偶位置位，否那么清零。PSW﹒１----保存位。 5.堆栈指针〔SP〕SP——8位专用存放器，它指示出栈顶在内部RAM块中的位置,可寻址128个单元。 系统复位后,SP=07H，实际上使得堆栈从08H单元开始，因为压栈前，SP先加1。※在CPU响应中断或调用子程序时，程序断点口地址〔PC值〕会自动压入堆栈。※每压入堆栈一个字节SP自动加1。※可用软件编程重新设定SP值，以改变堆栈在128字节RAM区中的位置和深度。 ※在中断程序或子程序结束时，原PC值会自动弹出堆栈，使程序从原断点处继续顺序执行下去。※堆栈中每弹出一个字节，SP自动减1。 ※堆栈除了用来保护断点地址外，还可通过“PUSH〞和〞POP〞堆栈操作指令，来保护其他一些重要信息。※这些指令会使SP值自动增、减。※SP指针是一个双向计数器。压栈时增1，出栈时减1，存取信息时按照“先进先出〞的原那么进行。 6．DPTR〔83H,82H〕——数据地址指针

DPTR——是16位专用存放器，是由两个独立 的8位存放器DPH〔83H〕高字节和 DPL〔82H〕低字节组成的，用来存 放16位地址，作间址存放器用。 AT89S52有两个DPTR，分别为DP0〔DP0H、DP0L和DP1H、DP1L〕， 通过对特殊功能存放器AUXR1〔地址：A2H〕的DPS位编程选择，当DPS=0，选择DP0，DPS=1，选择DP1。以便选择内、外部7．P0~P3〔80H，90H，A0H，B0H〕端口P0~P3四个端口可当作专用存放器使用，采用MOV操作指令。当I/O端口某一位用于输入信号时，对应的锁存器位必须先置“1〞。 8．SBUF〔99H〕——串行数据缓冲器

SBUF用于存放欲发送或已接收的数据，它是由一个发送缓冲器和一个接收缓冲器组成的。

9．定时器/计数器51中有2个16位定时器/计数器T0和T1，52中增加了一个16位定时器/计时器T2。它们各由2个独立的8位存放器组成，共有6个独立的存放器：TH0，TL0，TH1，TL1，TH2，TL2，可以对这6个8位存放器寻址。注意：不能把T0，T1和T2当作一个16位存放器来 对待。IP——中断优先级排队控制IE——中断允许控制TMOD——定时/计数器〔T0、T1〕方式选择 控制TCON——定时/计数器〔T0、T1〕控制T2CON——定时/计数器T2控制SCON——串行口控制PCON——供电方式的控制和状态。AUXR1——DPS设置选择位10．特殊功能控制存放器 2.5复位〔RST〕 复位是使CPU以及系统各部件处于确定的初始状态，并使系统从初始态开始工作。 复位引脚RST/VPD，通过一个斯密特触发器与复位电路相连。斯密特触发器用来抑制噪声。 当振荡器正常工作时，在RST引脚上从低电平到高电平并维持2个机器周期，CPU就会响应并使系统复位。HMOS-8051的复位电路结构如下：

CHMOS-51的复位电路结构如下： CHMOS-51的复位引脚只是单一的复位功能，的备用电源是由VCC引脚本身提供的。复位后各内部存放器的状态如下：寄存器状态寄存器状态PC00TH000ACC00TL000B00TH100PSW00TL100SP07TH200DPTR0000TL200P0～P30FFHRLDH00IPXX000000RLDL00IE0X000000SCON00TMOD00SBUF00TCON00PCON0XXX0000T2CON00复位时：ALE=1，=1

内部RAM不受复位的影响。Vcc通电时，RAM内容不定，除非RAM由低功耗操作方式下返回的。上电复位与手动复位电路：Vcc74LS142.6低功耗操作方式

对HMOS型，只有一种低功耗方式：掉电操作方式

对CHMOS型(AT89S52)，有二种低功耗方式：休眠〔待机〕操作掉电操作待机和掉电电路振荡器IDLPD中断、串行口、定时器。CPU时序被切断。时钟发生器IDLPDGF0GF1______SMODD7D0各位的定义：SMOD—波特率倍增位，在串行口工作方式1、2和3，SMOD=1，使波特率倍增。GF1和GF0—通用标志位由软件置位、复位。 AT89S52的低功耗方式 备用电源直接由VCC端输入， 待机方式和掉电方式都是由专用存放器PCON中的有关位来控制，如下所示：PD——掉电方式位，假设PD=1，进入掉电方式 IDL——待机方式位，假设IDL=1，进入待机方 如果IDL和PD同时为“1〞，那么先进入掉电工作方式。复位时：PCON中有定义的位均为“０〞下面分别介绍二种低功耗方式操作过程：2.6.2待机方式：编程使IDL=1，单片机即进入待机方式。在待机方式下，振荡器继续运行，时钟信号继续提供给中断逻辑、串行口和定时器。 提供给CPU的内部时钟被切断。这时SP、PC、PSW、ACC以及所有的工作存放器都被保存起来。在待机工作方式下，Vcc仍为5V，耗电由正常的24mA降为3mA。终止待机的方法：通过硬件复位，使IDL清“０〞，单片机即退出待机状态，进入正常运行。在待机期间，任何一个允许的中断被触发，IDL也会被硬件清“０〞，结束待机. 一旦系统发现掉电，在Vcc下降之前写一个字节到PCON中，使PD=1，单片机就进入掉电方式。 这时，片内振荡器被封锁，一切功能都停止，只有片内RAM00H~7FH单元的内容被保存。在掉电方式下，Vcc可降至2V，使片内RAM处于50µA左右的“饿电流〞供电状态，以最小的耗电保存信息。 2.6.3 掉电方式：注：Vcc恢复正常之前，不能复位。Vcc恢复正常后，硬件复位10ms后，才能使单片机退出掉电方式。2.7振荡器、时钟电路和时序

MCS-51内部有一个高增益反相放大器，用来构成振荡器，其输入端连引XTAL1(19)，输出端连引脚XTAL2(18)。在XTAL1和XTAL2两端跨接晶体振荡器和C1、C2，就构成了稳定的自激振荡器。电容器C1和C2一般取30PF左右，对频率有微调作用。振荡器频率范围：0MHZ~33MHZ. AT89S52也可以使用外部振荡脉冲，外时钟信号由XTAL2端接入，直接送至内部时钟电路。XTAL1端应接地，如以下图所示。

XTAL2

8051XTAL1VCC外部时