实验一-TTL门电路参数测试实验复习进程

实验一--TTL门电路参数测试实验实验一 TTL门电路参数测试实验一、实验目的掌握TTL集成与非门的主要性能参数及测试方法。掌握TTL器件的使用规则。熟悉数字电路测试中常用电子仪器的使用方法。二、实验原理本实验采用二输入四与非门74LS00（它的顶视图见附录），即一块集成块内含有四个相互独立的与非门，每个与非门有两个输入端。其逻辑框图如下：图1-174LS00的逻辑图 图1-2Iis的测试电路图TTL集成与非门的主要参数有输出高电平 VOH、输出低电平VOL、扇出系数N0、电压传输特性和平均传输延迟时间 tpd等。（1）TTL门电路的输出高电平 VOHVOH是与非门有一个或多个输入端接地或接低电平时的输出电压值，此时与非工作管处于截止状态。空载时， VOH的典型值为3.4~3.6V，接有拉电流负载时，VOH下降。（2）TTL门电路的输出低电平 VOLVOL是与非门所有输入端都接高电平时的输出电压值，此时与非工作管处于饱和导通状态。空载时，它的典型值约为 0.2V，接有灌电流负载时，VOL将上升。（3）TTL门电路的输入短路电流 Iis它是指当被测输入端接地，其余端悬空，输出端空载时，由被测输入端输出的电流值，测试电路图如图 1-2。（4）TTL门电路的扇出系数 N0扇出系数N0指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL集成与非门有两种不同性质的负载，即灌电流负载和拉电流负载。因此，它有两种扇出系数，即低电平扇出系数 N0L和高电平扇出系数N0H。通常有IiH<IiL，则N0H>N0L，故常以N0L作为门的扇出系数。N0L的测试电路如图 1-3所示，门的输入端全部悬空，输出端接灌电流负载RL，调节RL使IOL增大，VOL随之增高，当VOL达到VOlm（手册中规定低电平规范值为0.4V）时的IOL就是允许灌入的最大负载电流，则N0L＝IOL÷Iis，通常N0L>8（5）TTL门电路的电压传输特性门的输出电压Vo随输入电压Vi而变化的曲线Vo=f（Vi）称为门的电压传输特性，通过它可读得门电路的一些重要参数，如输出高电平 VOH、输出低电平VOL、关门电平Voff、开门电平VON等值。测试电路如图 1-4所示，采用逐点测试法，即调节 Rw，逐点测得Vi及Vo，然后绘成曲线。图1-3扇出系数测试电路

图1-4电压传输特性测试电路（6）TTL

门电路的平均传输延迟时间

tpdtpd是衡量门电路开关速度的参数，它意味着门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多少时间。具体的说，是指输出波形边沿的0.5Um至输入波形对应边沿 0.5Um点的时间间隔，如图 1-5所示。由于传输延迟时间很短，一般为 ns数量级。图1-5（a）传输延迟特性 图1-5（b）tpd的测试电路图1-5（a）中的tpdL为导通延迟时间，tpdH为延迟截止时间，平均传输时间为：tpd=(tpdL+tpdH)/2tpd的测试电路如图 1-5（b）所示，由于门电路的延迟时间较小，直接测量时对信号发生器和示波器的性能要求较高，故实验采用测量有奇数个与非门组成的环形振荡器的振荡周期 T来求得。其工作原理是：假设电路在接通电源后某一瞬间，电路中的 A点为逻辑“1”，经过三级门的延时后，使A点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延时后，A点重新回到逻辑“1”。电路的其它各点电平也随着变化。说明使 A点发生一个周期的振荡，必须经过 6级门的延迟时间。因此平均传输延迟时间为：tpd=T/6三、实验设备与器件1、数字逻辑电路实验箱。2、数字逻辑电路实验箱扩展板。3、芯片74LS00。4、5.1K，100Ω，200Ω，500Ω，1K电阻；1K，10K可调电阻。5、数字万用表。四、实验预习要求1．复习TTL门电路的工作原理。2．熟悉实验所用集成门电路引脚功能。3．画出实验内容中的测试电路与数据记录表格。五、实验内容及实验步骤1、将数字逻辑电路实验箱扩展板插在实验箱相应位置，并固定好，找一个14PIN的插座插上芯片，并在 14PIN插座的第7脚接上实验箱的地（GND），第14脚接上电源（VCC）。其它脚的连线参考个具体的线路图，实验所需要的电阻和可调使用实验箱主电路板中的元件库。2、按照实验原理第一、二部分用万用表测出 TTL门电路的输出高电平VOH，输出低电平VOL。3、按图1-2所示连线，测出TTL门电路的输入短路电流 Iis。4、按图1-3所示连线，测出 IOL，求得扇出系数 N0。5、按图1-4所示连线，调节电位器 RW，使Vi从0V向高电平变化，逐点测量Vi和Vo,将结果记入下表中。Vi00.20.40.60.81.01.52.02.53.03.54.0Vo6、按图1-5所示连线，测得tpd。六、实验报告要求1、记录整理实验结果，并对结果进行分析。2、画出实测的电压传输特性曲线，并从中读出各有关参数值。3、思考：TTL门电路的无用输入端是否能悬空或接高电平？为什么？七、TTL门电路的使用规则1、接插集成块时，要认清定位标记，不能插反。2、对电源要求比较严格，只允许在 5V+10％的范围内工作，电源极性不可接错。3、普通TTL与非门不能并联使用（集电极开路门与三态输出门电路除外），否则不仅会使电路逻辑功能混乱，并会导致器件损坏。4、须正确处理闲置输入端。闲置输入端处理方法：悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有的控制输入端必须按逻辑要求接入电路，不允许悬空。直接接电源电压Vcc（也可串入一只1~10K的固定电阻）或接至某一固定电压（+2.4V<V<4.5V）的电源上，或与输入端为接地的多余与非门的输出端相接。若前级驱动能力允许，可以与使用的输入端并联。5、负载个数不能超过允许值。输出端不允许直接接地或直接接＋ 5V电源，否则会损坏器件。有时为了使后极电路获得较高的输出电平，允许输出端通过电阻接至 VCC，一般取电阻值为3～5.1K。沁园春·雪北国风光，千里冰封，万里雪飘。望长城内外，惟余莽莽；大河上下，顿失滔滔。山舞银蛇，原驰蜡象，欲与天公试比高。须晴日，看红装素裹，分外妖娆。江山如此多娇， 引无数英雄竞折腰。惜秦皇汉武，略输文采；唐宗宋祖，稍逊风骚。一代天骄，成吉思汗，只识弯弓射大雕。俱往矣，数风流人物，还看今朝。出师表两汉：诸葛亮先帝创业未半而中道崩殂，今天下三分，益州疲弊，此诚危急存亡之秋也。然侍卫之臣不懈于内，忠志之士忘身于外者，盖追先帝之殊遇，欲报之于陛下也。诚宜开张圣听，以光先帝遗德，恢弘志士之气，不宜妄自菲薄，引喻失义，以塞忠谏之路也。宫中府中，俱为一体；陟罚臧否，不宜异同。若有作奸犯科及为忠善者，宜付有司论其刑赏，以昭陛下平明之理；不宜偏私，使内外异法也。侍中、侍郎郭攸之、费祎、董允等，此皆良实，志虑忠纯，是以先帝简拔以遗陛下：愚以为宫中之事，事无大小，悉以咨之，然后施行，必能裨补阙漏，有所广益。将军向宠，性行淑均，晓畅军事，试用于昔日，先帝称之曰 “能”，是以众议举宠为督：愚以为营中之事，悉以咨之，必能使行阵和睦，优劣得所。亲贤臣，远小人，此先汉所以兴隆也；亲小人，远贤臣，此后汉所以倾颓也。先帝在时，每与臣论此事，未尝不叹息痛恨于桓、灵也。侍中、尚书、长史、参军，此悉贞良死节之臣，愿陛下亲之、信之，则汉室之隆，可计日而待也 。臣本布衣，躬耕于南阳，苟全性命于乱世，不求闻达于诸侯。先帝不以臣卑鄙，猥自枉屈，三顾臣于草庐之中，咨臣以当世之事，由是感激，遂许先帝以驱驰。后值倾覆，受任于败军之际，奉命于危难之间，尔来二十有一年矣。先帝知臣谨慎，故临崩寄臣以大事也。受命以来，夙夜忧叹，恐托付不效，以伤先帝之明；故五月渡泸，深入不毛。