输入输出系统课件

1本章主要内容计算机输入输出系统概述计算机总线的功能与组成计算机输入输出接口概述常用的输入输出方式概述P2662计算机输入输出系统概述输入输出系统的作用连通计算机的各个功能部件和设备，并在它们之间实现数据交换输入输出系统的组成硬件部分主要由计算机总线和输入输出接口两部分组成，软件方面需要操作系统的支持系统复杂多变的原因太多的CPU系列和型号：运行速度、处理功能、接口逻辑各不相同；更多的外围设备：运行原理、提供的功能、读写速度、接口逻辑千差万别不同的用户、不同的应用场合提出众多不同的使用要求，无法使用一种方式、一套方法全面解决问题P2663计算机输入输出系统概述解决问题的途径建立公用的交换信息的通路，提供各部件协调使用通路的规则，这个通路就是计算机总线在众多不同的CPU和各种不同的外围设备之间设置功能电路，解决二者之间的连接、沟通、匹配、缓冲等，这个功能电路就是设备接口卡（输入输出接口）支持多个I/O设备并发执行输入输出操作，降低输入输出操作对CPU干预的需求，采用多种不同的输入输出方式，例如中断方式、DMA方式等P267计算机原理及系统结构

第四十四讲主讲教师：赵宏伟学时：64第11章输入输出系统6本章主要内容计算机输入输出系统概述计算机总线的功能与组成计算机输入输出接口概述常用的输入输出方式概述7计算机总线概述总线是计算机各个部件之间传输信息的公共通路，包括传输数据信号的逻辑电路、管理信息传输协议的逻辑线路和物理连线。一组导线接口的物理/机械特性电气信号规范时序和信号规范事务协议串行接口按位传送数据，速度慢，而且主机是按字或者字节处理数据，使用串行接口需要进行并串的转换。MVRDR0,0030控制外设与主存之间的数据交换传送大小 多字可减少总线开销单字传送简单C口具有一个8位数据输出锁存/缓冲器和一个8位数据输入缓冲器（不锁存）。总线主设备（busmaster）：申请总线使用权并发出命令控制总线运行的设备，如CPU等。PCI（PeripheralComponentInterface）总线：外围部件互连总线（局部总线），V1.最多可以连接63个设备，即插即用，支持热插拔。数据缓冲寄存器，用于存放高速设备与主存之间交换的数据，也有的DMA卡上不设置数据缓冲寄存器，而由送出数据的一方，在指定的时刻直接把数据放到数据总线上。DMA控制器组成部分介绍根据CPU要求选择某一指定外设与系统相连，向该外设发出操作命令，进行初始化定位中断服务程序入口地址没有严格标准，各厂家产品兼容性差，针对80486。串行接口按位传送数据，速度慢，而且主机是按字或者字节处理数据，使用串行接口需要进行并串的转换。支持多个I/O设备并发执行输入输出操作，降低输入输出操作对CPU干预的需求，采用多种不同的输入输出方式，例如中断方式、DMA方式等接收接口中的字符往外设中输出字符直接存储器存取(DMA)方式计算机输入输出系统概述数据传送：在DMA卡控制下自动完成，准备好一个数据，取得总线控制权，进行数据传送，修改卡上主存地址，修改字数计数器内容且检查其值是否为0，不为0则继续传送，若已为0则结束本次数据传送过程。1,2,4B8计算机总线概述在任何时刻，只可以有一个部件向总线上发送信息，但却可以有一个或多个部件同时接收信息。控制向总线发送信息通常用带有高阻态输出的选通门实现。总线高低高ABCP2689计算机总线概述承担不同功能的三种总线数据总线：传输数据信息，频率与宽度正比于吞吐量地址总线：传输地址信息，宽度决定了内存寻址空间控制总线：给出总线周期类型、I/O操作完成时刻、DMA周期、中断等有关的控制信号等存储器I/O接口输入设备I/O接口数据总线DB控制总线CB地址总线AB输出设备CPU10计算机总线概述总线周期以及相关概念总线周期：通过总线完成一次内存读写操作或者完成一次I/O设备读写操作所需的时间，一般由地址时间和数据时间两个时间段组成地址时间：CPU向内存或IO设备送出地址信息到地址总线数据时间：CPU完成数据读写周期类型：一般分为内存读周期、内存写周期、I/O读周期、I/O写周期四种类型总线的等待状态：由于被读写的部件或设备速度慢，一次数据时间内不能完成读写操作，就要增加一个或多个数据时间继续完成读写操作，在这增加的数据时间里，称总线处于等待状态。它影响系统的运行效率，降低系统的性能。11信息传送寻址数据线地址线总线占用期间地址数据单周期数据传输方式寻址数据n地址数据3数据1数据2数据线地址线...信息传送总线占用期间无效

猝发数据传输方式计算机总线概述正常总线周期：每次数据传输都由一次地址时间和一次数据时间组成。（单周期数据传输方式）Burst总线周期：数据传输由一次地址时间和多次数据时间组成，即给出一次地址信息，连续传送多个数据。（猝发数据传输方式）12输入设备计算机总线的结构单总线结构：早期的计算机，如美国DEC公司PDP-11机只使用一组总线，所有的部件和设备都接在这唯一的总线上，包括数据总线，地址总线，控制总线，其优点是结构简单，成本低廉，缺点是运行效率低。CPU主存输出设备总线P26913计算机总线的结构总线性能（数据输入/输出的吞吐量）对计算机系统总体性能有重大的影响，提高总线性能，一是尽量提高CPU总线本身的速度，二是从总线结构多提供几组总线（铁路可以修复线，公路可以有多条，计算机当然也可以提供几组总线）。多总线结构双总线：是指是指在计算机中配置两组总线，即在处理机总线上通过一块扩展总线的控制线路，提供出另外一组总线，称为输入/输出总线，比较常用的有工业标准总线（ISA）和扩展的工业标准总线（EISA），主要用于连接一般的输入/输出设备。三总线：是指在计算机中配置3组总线，即在处理机总线上通过一块被称为PCI桥的控制线路，提供出一组高性能的局部总线，称为PCI总线，而把原来的ISA总线和EISA总线从处理机总线上断开，并通过IO控制线路连接到这里的PCI总线上。把一些慢速的输入/输出设备接到EISA（ISA）总线上。14计算机总线的结构几种常用的标准总线ISA（IndustrialStandardArchitecture）总线：工业标准结构总线，8位（后来16位）数据线，20位（后来24位）地址线，工作频率8.33MHz。EISA（ExtendedIndustrialStandardArchitecture）总线：扩展工业标准结构总线，16或32位数据线，32位地址线，工作频率8.33MHz，支持Burst方式传输数据。VESA（VideoElectronicsStandardAssociation）总线：32位局部总线，连接显卡、网卡等，最高工作频率33MHz。没有严格标准，各厂家产品兼容性差，针对80486。PCI（PeripheralComponentInterface）总线：外围部件互连总线（局部总线），V1.0支持33MHz工作频率，32位地址和数据线互用；V2.1支持66MHz工作主频，64位地址和数据线互用。15计算机总线的结构CPU主存扩展总线控制线路I/O设备1I/O设备2处理机总线33MHz4B~8BISA/EISA8.33MHz

1,2,4B

双总线结构

...16计算机总线的结构CPU主存PCI桥I/O设备1I/O设备2处理机总线66MHz4B~8BISA/EISA8.33MHz

1,2,4B

三总线结构

...PCIBUS

33MHz4B扩展总线控制线路I/O设备3I/O设备4接快速设备接慢速设备17ISA插槽PCI插槽AGP插槽北桥芯片组南桥芯片组内存插槽CPU插槽IDE接口软驱接口并口连接器串口连接器ROMBIOS鼠标键盘USB接口主板电源插座现代PC机的结构18550MHzIDE2PentiumIII北桥440BXAGP南桥PIIX4ECMOS&RTCUSB超级I/OIDE1COM1COM2LPT1550MHzL1CacheL2Cache处理机总线100MHz100MHzPCI总线33MHzPCI插槽ISA插槽ISA总线8MHz内存条ROMBIOS显示器硬盘光驱软驱键盘鼠标打印机MODEM66MHz显卡选择 提高性能 降低成本串行接口按位传送数据，速度慢，而且主机是按字或者字节处理数据，使用串行接口需要进行并串的转换。MVRDR0,0030数据的传输过程可以交由一块专用的DMA接口卡来控制，让DMA卡代替CPU控制在快速设备与主存储器之间直接传输数据，每传输一个数据只需一个总线周期即可。计算机总线的功能与组成设备识别电路：对指令中给出的I/O端口地址译码为此，在指令系统中，要给出“开中断”指令（置“１”中断允许触发器）和“关中断”指令（清“０”中断允许触发器）。2000: MVRDR2,000A第四十四讲采用硬件方案时，一般选用串行链式排队法，需要有比较、判断中断的优先级的逻辑线路（见书上例子）接收接口中的字符往外设中输出字符33MHz计算机输入输出系统概述总线性能（数据输入/输出的吞吐量）对计算机系统总体性能有重大的影响，提高总线性能，一是尽量提高CPU总线本身的速度，二是从总线结构多提供几组总线（铁路可以修复线，公路可以有多条，计算机当然也可以提供几组总线）。MVRDR0,0030更多的外围设备：运行原理、提供的功能、读写速度、接口逻辑千差万别只需要一根电缆线就可以将所有设备连接起来SCSI（SmallComputerSystemInterface）接口8255的引线及结构0支持33MHz工作频率，32位地址和数据线互用；中断源给CPU发控制信号，通过中断源的中断触发器完成（但受中断屏蔽触发器的制约）19总线仲裁与数据传输控制总线主设备与从设备总线主设备（busmaster）：申请总线使用权并发出命令控制总线运行的设备，如CPU等。总线从设备（busslave）：只能响应主设备发出的命令并执行读写操作的设备，如内存等。总线控制器（总线仲裁器）执行总线仲裁功能，解决多个总线主设备竞争使用总线的管理问题，它是通过判别主设备使用总线的优先级（buspriority）来完成的，决定多个申请使用总线的主设备中哪个获取总线的使用权，保证任何时刻只有一个总线主设备使用总线传输数据。总线仲裁方式集中式控制：总线控制逻辑集中在一个部件上（如CPU）分布式控制：总线控制逻辑分散在多个总线部件上P27120总线仲裁与数据传输控制集中式仲裁之一：串行链式查询方式，优点是结构简单、易于扩展；缺点是优先级固定，链式线路故障会损害系统运行质量。P27121总线仲裁与数据传输控制集中式仲裁之二：独立请求方式，可以采用多种仲裁策略，优先级灵活、响应速度快、结构复杂。22总线仲裁与数据传输控制分布式仲裁：（1）各主模块有自己的仲裁号和仲裁逻辑。（2）以优先级仲裁策略为基础。（3）过程：首先把自己的仲裁号发送到仲裁总线上，仲裁逻辑将仲裁总线上的仲裁号与自己的仲裁号比较，若自己的优先级低，则请求失败，撤除自己的仲裁号，仲裁总线上最终保留优先级最高的仲裁号。23总线仲裁与数据传输控制数据传输控制方式：解决的是通信双方交换数据过程中在时间上的配合关系，也就是同步问题。可以分为同步通信与异步通信同步通信是指在总线上传送数据时，通信双方使用同一个时钟信号进行同步，这个时钟信号通常可以由CPU的总线控制逻辑部件提供，称为总线时钟。此种方式逻辑简单，可以有比较高的数据传输率。异步通信是指在总线上传送数据时，允许通信双方各自使用自己的时钟信号，采用“应答方式”（握手方式）解决数据传输过程中的时间配合关系，而不是共同使用同一个时钟信号进行同步。此种方式便于实现不同速度部件之间的数据传送。P27224总线仲裁与数据传输控制同步通信步骤：（1）主设备在第1个时钟周期开始处发出地址和读信号，地址和控制信号有效，（2）从设备接收后在下一个时钟周期开始处把数据信号及应答信号放到总线上，（3）在下一个时钟周期到来时，各信号恢复，完成总线周期。时钟读地址应答数据同步传送时序图25总线仲裁与数据传输控制异步通信步骤：（1）主设备先发出地址和读信号，待稳定后再发出主同步信号MSYN，表示地址和控制信号有效，（2）从设备检测到同步信号后发出数据，待数据稳定后再发出从同步信号SSYN，表示数据信号有效，（3）主设备接收数据。读地址MSYN数据SSYN异步传送时序图26总线参数选择选择 提高性能 降低成本总线宽度 将地址和数据线分开互用地址和数据线数据宽度 越宽越快（32位）越窄越廉价（8位）传送大小 多字可减少总线开销单字传送简单主设备 多主设备（仲裁）单主设备时钟 同步异步计算机原理及系统结构

第四十五讲主讲教师：赵宏伟学时：6428本章主要内容计算机输入输出系统概述计算机总线的功能与组成计算机输入输出接口概述常用的输入输出方式概述DMA是在专门的硬件（DMA接口卡）控制下，实现高速I/O设备与主存储器之间成批交换数据的输入/输出操作方式。总线性能（数据输入/输出的吞吐量）对计算机系统总体性能有重大的影响，提高总线性能，一是尽量提高CPU总线本身的速度，二是从总线结构多提供几组总线（铁路可以修复线，公路可以有多条，计算机当然也可以提供几组总线）。计算机总线的功能与组成总线的等待状态：由于被读写的部件或设备速度慢，一次数据时间内不能完成读写操作，就要增加一个或多个数据时间继续完成读写操作，在这增加的数据时间里，称总线处于等待状态。总线宽度 将地址和数据线分开互用地址和数据线DMA请求触发器，接收并记忆设备送来的请求数据传送的信号，该触发器的“１”输出端接到DMA的控制/状态逻辑，使其向CPU发出DMA请求信号，CPU接到这一请求信号并响应后，送回响应回答信号，DMA的控制/状态逻辑接到这一回答信号，就取得了总线的使用权，启动数据传送，清“０”DMA请求触发器，为下一次的请求做好准备。SCSI（SmallComputerSystemInterface）接口计算机总线的功能与组成数据时间：CPU完成数据读写33MHz，支持Burst方式传输数据。传送大小 多字可减少总线开销单字传送简单计算机输入输出系统概述没有严格标准，各厂家产品兼容性差，针对80486。常用的输入输出方式概述没有严格标准，各厂家产品兼容性差，针对80486。应用于工作站和PC服务器中，成为主机和智能外设连接的统一I/O接口，可以控制磁盘驱动器、磁带机、光盘、打印机、扫描仪等外设WideUltraSCSI1总线带宽12Mbps，V2.通常在程序中安排一条指令，启动外设，然后CPU继续执行程序。工作期间通过状态寄存器了解串口工作状态。若没有准备好，则重复检测设备是由I/O设备或其他非预期的急需处理的事件引起的，它使CPU暂时中断现在正在执行的程序，而转至另一服务程序去处理这些事件，处理完成后再返回原程序。周期挪用方式：DMA占用总线周期传送一个字的期间，若CPU在此期间并不使用总线，它就继续执行指令，二者均可运行，互不干涉，若CPU也要使用总线，则发生了争用总线的矛盾，此时CPU要让出一个总线周期先给DMA使用，之后自己才能得到总线使用权并继续运行。状态寄存器：设备设置其值，CPU读取全部的中断触发器构成中断寄存器，其内容称为中断字。广泛应用于笔记本电脑的接口，I、II、III三种类型插槽（厚度不同，长宽相同）。数据时间：CPU完成数据读写数据传输控制方式：解决的是通信双方交换数据过程中在时间上的配合关系，也就是同步问题。建立公用的交换信息的通路，提供各部件协调使用通路的规则，这个通路就是计算机总线（例如，当主机和设备的信号幅度不同时的信号电平转换功能，数据传送中的格式（并行、串行）转换功能）直到外设已经输出该字符可以被CPU通过指令限制其发出中断请求的中断属于可屏蔽中断，例如对某些外围设备就可以在一段时间里执行中断屏蔽；只需要一根电缆线就可以将所有设备连接起来总线仲裁与数据传输控制中断电路：处理中断请求、屏蔽和判优等1,2,4B总线仲裁与数据传输控制第四十五讲数据总线：传输数据信息，频率与宽度正比于吞吐量指定数据传送结束时的操作内容，检查外设状态第四十六讲总线宽度 将地址和数据线分开互用地址和数据线29输入输出接口基本功能提供主机识别（指定、找到）要用的I/O设备的支持，为每个设备规定几个地址码或编号。对计算机的主存储器与I/O设备按统一的格式和方法来分配与安排地址编码，指令访问的到底是主存储器还是I/O设备，是由用到的地址范围决定的；设置并使用专用的输入（IN）输出（OUT）指令访问I/O设备。由于I/O设备的数量比较少，就可以用比较少的地址为他们编址，该地址被称为I/O端口地址。这种方案被大部分计算机普遍采用。

建立主机和设备之间的控制与通信机制，接收处理器（主设备）的命令，并提交给外部设备，同时，为主设备提供外部设备的状态。提供主机和设备之间信息交换过程中的数据缓冲机构，如输入数据缓冲寄存器和输出数据缓冲寄存器等。提供主机和设备之间信息交换过程中的其他特别需求支持，屏蔽外部设备的差异。（例如，当主机和设备的信号幅度不同时的信号电平转换功能，数据传送中的格式（并行、串行）转换功能）P27530输入输出接口结构31通用可编程接口通用性能有多种用法与输入输出功能，能适用于多种外设可编程能通过指令指定接口的功能和运行控制参数接口内部组成设备识别电路：对指令中给出的I/O端口地址译码命令寄存器：存CPU发送的控制命令状态寄存器：设备设置其值，CPU读取数据缓冲寄存器：I/O数据缓冲，解决速度匹配中断电路：处理中断请求、屏蔽和判优等其他电路：电平转换及串行/并行转换电路等32常用接口概述串行接口只需要一对信号线来传输数据，主要用于传输速度不高，传输距离较长的场合。典型芯片Intel8251(详细介绍见教材)目前几乎所有的计算机都采用EIARS-232C作为串行接口标准，包括按位串行传输的电气和机械方面的规定。RS-232C接口有25根线，数据传输率在50、75至19200bps之间。对串行接口的使用是通过对其命令寄存器和状态寄存器进行设置工作的。工作时先对接口命令寄存器发命令，设置工作方式；然后再发命令使之开始工作；工作期间通过状态寄存器了解串口工作状态。并行接口串行接口按位传送数据，速度慢，而且主机是按字或者字节处理数据，使用串行接口需要进行并串的转换。对速度较高的设备，采用并行数据传输方式比较合适。典型芯片Intel825533常用接口概述34常用接口概述Intel8251A可编程通信接口35常用接口概述36常用接口概述P280计算机原理及系统结构

第四十六讲主讲教师：赵宏伟学时：6438常用接口概述8255有三个8位并行的数据端口PA、PB、PC，各个口的输入输出功能由程序确定。A口具有一个8位数据输出锁存/缓冲器和一个8位数据输入锁存器。B口具有一个8位数据输出锁存/缓冲器和一个8位数据输入缓冲器（不锁存）。C口具有一个8位数据输出锁存/缓冲器和一个8位数据输入缓冲器（不锁存）。这个口在方式0控制下，可分为两个4位的口，用于传送数据或状态字。8255有三种基本工作方式： 方式0－一基本输入输出方式 方式1――选通输入输出方式 方式2――双向传送方式

P27739常用接口概述8255的引线及结构

P27740常用接口概述8255控制字格式P27741常用接口概述USB接口USB：通用串行总线（UniversalSerialBus）USB由一个插在PCI总线上的根集线器组成，它的电缆接口可以连接I/O设备或者扩展集线器。USB中有4根导线，两根数据线，一根电源，一根地线。V1.1总线带宽12Mbps，V2.0总线带宽400Mbps。USB接口特点不必打开机箱来安装新的输入输出设备只需要一根电缆线就可以将所有设备连接起来输入/输出设备可以从电缆上得到电源单台计算机最多可以连接127个设备系统能支持实时设备（声卡、电话）可在计算机运行时安装设备安装设备不必重新启动计算机42常用接口概述IDE（IntegratedDriveElectronics）、EIDE接口广泛应用于PC机中，IDE最多连接2个IDE设备，EIDE最多连接4个IDE设备；IDE读写磁盘的数据传输率一般不超过1.5MB/s，EIDE可达12～18MB/s；IDE接口连接的磁盘设备容量不超过528M，EIDE无此限制。EIDE接口通常接在PCI总线上，数据传送带宽由IDE的8位扩展到32位。SCSI（SmallComputerSystemInterface）接口应用于工作站和PC服务器中，成为主机和智能外设连接的统一I/O接口，可以控制磁盘驱动器、磁带机、光盘、打印机、扫描仪等外设SCSI的发展以及相关标准见下页列表43SCSI接口标准标准总线宽度最高数据传输率（MB/S）连接设备数量SCSI858FastSCSI8108WideSCSI16108FastWideSCSI162016UltraSCSI8208WideUltraSCSI164016Ultra2SCSI8408WideUltra2SCSI168016Ultra3SCSI1616016Ultra32016320162004: OUT80从共同使用总线的角度看，DMA和CPU成为竞争对手关系。DMA控制器（DMA卡）数据缓冲寄存器：I/O数据缓冲，解决速度匹配接收接口中的字符往外设中输出字符不同的用户、不同的应用场合提出众多不同的使用要求，无法使用一种方式、一套方法全面解决问题当中断源发生引起中断的事件时，先将它保存在设备控制器的“中断触发器”中，即将“中断触发器”置“1”，向CPU发出“中断请求”信号。周期挪用方式：DMA占用总线周期传送一个字的期间，若CPU在此期间并不使用总线，它就继续执行指令，二者均可运行，互不干涉，若CPU也要使用总线，则发生了争用总线的矛盾，此时CPU要让出一个总线周期先给DMA使用，之后自己才能得到总线使用权并继续运行。实现方法是为每个中断源设置一个中断屏蔽触发器来屏蔽该设备的中断请求。主讲教师：赵宏伟学时：64更多的外围设备：运行原理、提供的功能、读写速度、接口逻辑千差万别VESA（VideoElectronicsStandardAssociation）总线：32位局部总线，连接显卡、网卡等，最高工作频率33MHz。DMA卡通常包括一般通用可编程接口卡的全部组成部分，例如设备识别逻辑，控制/状态逻辑，数据缓冲电路，中断机构等，又要多出其他几个组成部分，例如主存地址计数器，数据数量计数器，DMA请求线路等。计算机输入输出系统概述当产生中断请求后，用程序方式有选择的封锁部分中断，而允许其他部分中断仍得到响应，称为中断屏蔽。控制外设与主存之间的数据交换DMA是在专门的硬件（DMA接口卡）控制下，实现高速I/O设备与主存储器之间成批交换数据的输入/输出操作方式。串行接口按位传送数据，速度慢，而且主机是按字或者字节处理数据，使用串行接口需要进行并串的转换。IDE（IntegratedDriveElectronics）、EIDE接口总线性能（数据输入/输出的吞吐量）对计算机系统总体性能有重大的影响，提高总线性能，一是尽量提高CPU总线本身的速度，二是从总线结构多提供几组总线（铁路可以修复线，公路可以有多条，计算机当然也可以提供几组总线）。传送前预处理：由CPU完成，向DMA卡送入设备识别信号，启动设备，测试设备运行状态，送入内存地址初值，传送数据的数量，DMA的功能控制信号等，这之后，CPU继续执行原来的程序。如果由于某种事件的存在，在很短的一小段时间内，不允许CPU接收任何一个中断请求（禁止中断），通常是在CPU内部设置一个“中断允许”触发器，只有该触发器被置为“１”状态，才允许CPU响应中断请求，该触发器被置为“0”状态，则禁止CPU响应中断请求。44常用接口概述IEEE1394串行接口高速率，实时性好：1394-1995规定200Mbps~400Mbps，1394b规定800Mbps~3.2Gbps；最多可以连接63个设备，即插即用，支持热插拔。AGP接口把主存和显存通过芯片组（北桥）直接连接，提高数据传输率；总线宽度为32位，时钟频率为66MHz，最高传输率为528MbpsPCMCIA接口广泛应用于笔记本电脑的接口，I、II、III三种类型插槽（厚度不同，长宽相同）。通常用来插上存储器（FlashMemory）卡或Fax/Modem/Network卡等。计算机原理及系统结构

第四十七讲主讲教师：赵宏伟学时：6446本章主要内容计算机输入输出系统概述计算机总线的功能与组成计算机输入输出接口概述常用的输入输出方式概述47常用的输入输出方式基本概念在计算机主机和I/O设备之间采用不同的控制方式进行数据传送，各种方式的性能、价格、解决问题的重点不同。常用的控制方式程序直接控制方式程序中断传送方式直接存储器存取方式I/O通道控制方式外围处理机方式48程序直接控制方式基本概念用户程序直接使用I/O指令完成输入输出操作，由CPU查询设备的运行状态来控制数据传送过程控制过程开始传送数据前CPU检测设备是否准备好（通过读取接口中的状态寄存器内容实现），若设备已经准备好则启动这次传送；若没有准备好，则重复检测设备存在问题缺点是严重影响系统性能，CPU与外设只能串行工作，CPU资源浪费，降低系统效率如果设备出现故障，CPU无法获取正确的设备状态信息，则计算机将可能进入“死机”局面49程序直接控制方式A20002000: MVRDR2,000A MVRDR0,00302004: OUT80 DECR2 JRZ200E PUSHR02008: IN81 SHRR0 JRNC2008 POPR0 INCR0 JR2004200E: RETCPU方：往接口送出要输出的字符查询接口状态（循环等待）直到外设已经输出该字符输出下一个字符外设方：接收接口中的字符往外设中输出字符处理完后，置状态寄存器接收下一个字符50程序中断传送方式基本概念通常在程序中安排一条指令，启动外设，然后CPU继续执行程序。当外设完成数据传送准备后，向CPU发“中断”请求信号，CPU接到这一信号，在结束一条指令执行过程、下一条指令尚未开始的时刻，停下正在运行的程序，保存好运行的现场信息，转去完成数据传送工作，通常传送一个字节或字，传送完毕之后返回原来的程序继续执行。工作特点系统在启动外设后到数据准备完成这段时间内CPU一直在执行程序，而不是处于等待状态，一定程度上实现了CPU与外设的并行工作。多台外设启动后可以同时进行数据交换的准备工作，若多台外设同时发出中断请求信号，CPU可以按照一定的优先顺序进行处理，从而实现了外设的并行工作。51直接存储器存取方式主要用于快速设备和主存储器成批交换数据的场合。在这种应用中，处理问题的出发点集中到两点：一是不能丢失快速设备提供出来的数据，二是进一步减少快速设备入出操作过程中对CPU的打扰。数据的传输过程可以交由一块专用的DMA接口卡来控制，让DMA卡代替CPU控制在快速设备与主存储器之间直接传输数据，每传输一个数据只需一个总线周期即可。从共同使用总线的角度看，DMA和CPU成为竞争对手关系。当完成一批数据传输之后，快速设备还是要向CPU发一次中断请求，报告本次传输结束的同时，“请示”下一步的操作要求。52I/O通道控制方式基本概念I/O通道是计算机系统中代替CPU管理控制外设的独立部件，是一种能执行有限I/O指令集合——通道命令的I/O处理机。一对多的连接关系，适应不同速度、不同种类的外部设备，可并行工作。通道功能根据CPU要求选择某一指定外设与系统相连，向该外设发出操作命令，进行初始化指出外设读/写信息的位置以及与外设交换信息的主存缓冲区地址控制外设与主存之间的数据交换指定数据传送结束时的操作内容，检查外设状态53外围处理机方式主要应用于大型高性能计算机系统中，使用微小型通用计算机协助主处理机完成输入输出操作。不但可以完成前面讲的I/O通道的I/O控制功能，还可以完成更加复杂多样的附加操作功能，例如码制转换、格式处理、数据块的检错纠错处理，承担I/O系统与设备的诊断维护、人机交互处理等处理功能。54程序中断输入输出方式中断的概念是由I/O设备或其他非预期的急需处理的事件引起的，它使CPU暂时中断现在正在执行的程序，而转至另一服务程序去处理这些事件，处理完成后再返回原程序。中断的作用CPU与I/O设备并行工作硬件故障报警与处理实现人机交互联系实现多道程序分时运行实现实时处理P28355程序中断输入输出方式中断源能引起中断的事件或能发出中断请求的设备中断源分类硬件中断：由各种输入/输出设备、一些接口卡等引起的中断被称为外（部）中断，而由处理机硬件故障、程序运行出错等引起的中断被称为内（部）中断，例如非法指令、算术运算溢出、校验错、电源故障等都会产生内中断。软件中断：由写在程序中的语句（例如用户程序中的系统调用指令，trap指令等）引起的一段程序的执行过程，它很类似于一次中断处理过程。软件中断是严格的与程序运行过程同步的，而硬件中断则是随机发生的。56程序中断输入输出方式中断触发器当中断源发生引起中断的事件时，先将它保存在设备控制器的“中断触发器”中，即将“中断触发器”置“1”，向CPU发出“中断请求”信号。每个中断源有一个中断触发器，全机的多个中断触发器构成中断寄存器。中断屏蔽当产生中断请求后，用程序方式有选择的封锁部分中断，而允许其他部分中断仍得到响应，称为中断屏蔽。实现方法是为每个中断源设置一个中断屏蔽触发器来屏蔽该设备的中断请求。从CPU要不要接收中断请求，从能不能限制某些中断发生的角度，可以把中断分成可屏蔽中断和不可屏蔽中断。可以被CPU通过指令限制其发出中断请求的中断属于可屏蔽中断，例如对某些外围设备就可以在一段时间里执行中断屏蔽；一些中断是不允许执行屏蔽中断的，例如电源掉电中断，称这类中断为不可屏蔽中断。57程序中断输入输出方式禁止中断如果由于某种事件的存在，在很短的一小段时间内，不允许CPU接收任何一个中断请求（禁止中断），通常是在CPU内部设置一个“中断允许”触发器，只有该触发器被置为“１”状态，才允许CPU响应中断请求，该触发器被置为“0”状态，则禁止CPU响应中断请求。为此，在指令系统中，要给出“开中断”指令（置“１”中断允许触发器）和“关中断”指令（清“０”中断允许触发器）。中断优先级为了管理众多的中断请求，需要按每个（类）中断处理的急迫程度，对中断进行分级管理。在有多个中断请求时，总是首先响应与处理优先级最高的一个中断请求。58程序中断输入输出方式中断嵌套是指在处理中断的过程中又可以响应更高优先级中断的办法。如果CPU正在处理优先级低的一个中断，又来了优先级更高的一个中断请求，则停止低优先级的中断处理过程，以便及时响应更高优先级的中断请求，在该高优先级中断处理完成之后，接下来再继续处理低优先级的中断，在该低优先级中断处理完成之后，返回去接着执行主程序。59程序中断输入输出方式中断请求中断源给CPU发控制信号，通过中断源的中断触发器完成（但受中断屏蔽触发器的制约）中断响应允许中断、CPU结束一条指令执行、中断优先级比当前处理任务高中断处理P28460程序中断输入输出方式判别中断源的方法多个中断源发出中断请求时，首先需要找出其中中断优先级最高的那个中断源采用软件方案时，是用程序检查中断字的内容实现。全部的中断触发器构成中断寄存器，其内容称为中断字。当中断源数量很多时，中断字也就很长，为了管理方便，通常把所有中断按不同类别、性质取分为若干个中断优先级，每个中断优先级中安排多个中断源，在确定中断优先次序时，先查最高中断优先级，再到这一中断优先级中找出中断优先次序最高的中断源。采用硬件方案时，一般选用串行链式排队法，需要有比较、判断中断的优先级的逻辑线路（见书上例子）P28561程序中断输入输出方式定位中断服务程序入口地址一是在中断总控程序中用专用的INTA指令接收中断设备编码，再用该设备编码到指定的内存区中找到中断服务程序的入口地址。另外一种是中断向量法，由每个中断源直接提供中断向量，用这一中中断向量为地址到中断向量表中取出中断服务程序的入口地址。中断向量表是由每个中断源的中断服务程序的入口地址组成的一张列表，通常被存放在内存中的指定的一片区域中。P28662直接存储器存取(DMA)方式基本概念DMA是在专门的硬件（DMA接口卡）控制下，实现高速I/O设备与主存储器之间成批交换数据的输入/输出操作方式。高速I/O设备与主存每交换一个数据一般要占用一个总线周期。工作方式独占总线方式：从传送第一个字开始直到这批数据传输完成的整个过程，DMA都把住总线不放，使总线只为本DMA使用。其缺点是CPU和其他DMA等busmasters都要停止运行，会影响系统运行效率。周期挪用方式：DMA占用总线周期传送一个字的期间，若CPU在此期间并不使用总线，它就继续执行指令，二者均可运行，互不干涉，若CPU也要使用总线，则发生了争用总线的矛盾，此时CPU要让出一个总线周期先给DMA使用，之后自己才能得到总线使用权并继续运行。63直接存储器存取(DMA)方式DMA控制器（DMA卡）DMA卡是插接在总线插槽上的一块逻辑线路板，它的一端通过总线与计算机主存储器连接，另外一端通过电缆与高速设备连接。与一般接口卡不同的是，DMA可以变化自己的角色，当CPU对它进行读写时，CPU是busmaster，DMA是busslave，当DMA控制高速设备与主存交换数据时，DMA是busmaster。DMA卡通常包括一般通用可编程接口卡的全部组成部分，例如设备识别逻辑，控制/状态逻辑，数据缓冲电路，中断机构等，又要多出其他几个组成部分，例如主存地址计数器，数据数量计数器，DMA请求线路等。64直接存储器存取(DMA)方式DMA控制器组成部分介绍主存地址计数器，存放读写主存用到的主存地址，一批数据传送开始前，由CPU写入其初值，以后每传送一个字，该地址计数器加１，使其指向下一个主存单元。数据数量计数器，存放传送数据的数量，由CPU写入其初值，以后每传送一个字，该计数器减１，当计数到０时，表示这批数据传送完毕，此时DMA应向CPU发中断请求信号。DMA的控制/状态逻辑，由控制和状态等逻辑电路组成，用于修改主存地址计数器和数据数量计数器，指定传送功能（输入还是输出），协调CPU和DMA信号的配合与同步。65直接存储器存取(DMA)方式DMA控制器组成部分介绍DMA请求触发器，接收并记忆设备送来的请求数据传送的信号，该触发器的“１”输出端接到DMA的控制/状态逻辑，使其向CPU发出DMA请求信号，CPU接到这一请求信号并响应后，送回响应回答信号，DMA的控制/状态逻辑接到这一回答信号，就取得了总线的使用权，启动数据传送，清“０”

DMA请求触发器，为下一次的请求做好准备。数据缓冲寄存器，用于存放高速设备与主存之间交换的数据，也有的DMA卡上不设置数据缓冲寄存器，而由送出数据的一方，在指定的时刻直接把数据放到数据总线上。中断机构，与通用接口中的中断逻辑电路的组成完全相同，中断请求发生在数据数量计数器计数到０值的时刻，用于向CPU报告本组数据传送完成，并等待新的传送命令。连通计算机的各个功能部件和设备，并在它们之间实现数据交换总线控制器（总线仲裁器）对速度较高的设备，采用并行数据传输方式比较合适。数据的传输过程可以交由一块专用的DMA接口卡来控制，让DMA卡代替CPU控制在快速设备与主存储器之间直接传输数据，每传输一个数据只需一个总线周期即可。直接存储器存取(DMA)方式这个口在方式0控制下，可分为两个4位的口，用于传送数据或状态字。总线仲裁与数据传输控制在有多个中断请求时，总是首先响应与处理优先级最高的一个中断请求。用户程序直接使用I/O指令完成输入输出操作，由CPU查询设备的运行状态来控制数据传送过程（3）过程：首先把自己的仲裁号发送到仲裁总线上，仲裁逻辑将仲裁总线上的仲裁号与自己的仲裁号比较，若自己的优先级低，则请求失败，撤除自己的仲裁号，仲裁总线上最终保留优先级最高的仲裁号。建立公用的交换信息的通路，提供各部件协调使用通路的规则，这个通路就是计算机总线DMA控制器组成部分介绍计算机输入输出接口概述建立公用的交换信息的通路，提供各部件协调使用通路的规则，这个通路就是计算机总线计算机输入输出系统概述USB由一个插在PCI总线上的根集线器组成，它的电缆接口可以连接I/O设备或者扩展集线器。只需要一根电缆线就可以将所有设备连接起来状态寄存器：设备设置其值，CPU读取IEEE1394串行接口2004: OUT80IDE接口连接的磁盘设备容量不超过528M，EIDE无此限制。66直接存储器存取(DMA)方式DMA传送数据的过程传送前预处理：由CPU完成，向DMA卡送入设备识别信号，启动设备，测试设备运行状态，送入内存地址初值，传送数据的数量，DMA的功能控制信号等，这之后，CPU继续执行原来的程序。数据传送：在DMA卡控制下自动完成，准备好一个数据，取得总线控制权，进行数据传送，修改卡上主存地址，修改字数计数器内容且检查其值是否为0，不为0则继续传送，若已为0则结束本次数据传送过程。传送结束后处理：数据数量计数器为0，则向CPU发中断请求，CPU响应之后进行相应处理。P2886768计算机输入输出系统概述输入输出系统的作用连通计算机的各个功能部件和设备，并在它们之间实现数据交换输入输出系统的组成硬件部分主要由计算机总线和输入输出接口两部分组成，软件方面需要操作系统的支持系统复杂多变的原因