电气控制实验平台的设计

电气控制实验平台的设计第1页，课件共38页，创作于2023年2月主电路

MAINCIRCUIT第2页，课件共38页，创作于2023年2月15V和5V电源

15VOR5V

POWERSUPPLY第3页，课件共38页，创作于2023年2月软启动

SOFTSTART第4页，课件共38页，创作于2023年2月电压、电流采样模块LEM

SAMPLINGCIRCUITFORVOLTAGEANDCURRENT第5页，课件共38页，创作于2023年2月电压、电流的采样

SAMPLINGCIRCUITFORCURRENTANDVOLTAGE第6页，课件共38页，创作于2023年2月过流保护

OVER-CURRENTPROTECTION第7页，课件共38页，创作于2023年2月设置过流信号大小

SET

OVER-CURRENTVALUE第8页，课件共38页，创作于2023年2月提升电源

钳位电源

参考电源

POWER

SUPPLY

第9页，课件共38页，创作于2023年2月

74LS逻辑电平3.3V和5V电平电压转换

CONVERSIONBETWEENLEVEL3.3VAND5V第10页，课件共38页，创作于2023年2月74HC逻辑电平第11页，课件共38页，创作于2023年2月74LS-74HC接口逻辑电平关系第12页，课件共38页，创作于2023年2月74LS和74HC接口电路

INTERFACECIRCUITBETWEEN74LSAND74HC或者用74HCT代替74HC第13页，课件共38页，创作于2023年2月用74HC驱动74LS时，由于在电压电平上不成问题，因此决定扇出数的是74HC引入74LS的输入为低电平时流出的电流IOL的能力。74HC和74LS接口电路

INTERFACECIRCUITBETWEEN74HCAND74LS一般74HC能驱动10路74LS，而74LS驱动74LS也只有10路,因此用74HC驱动74LS在实际中不成问题。第14页，课件共38页，创作于2023年2月3.3V到5V电平电压转换

CONVERSIONFROMLEVEL3.3VTO5V第15页，课件共38页，创作于2023年2月DA转换

DIGITALTOANALOGCONVERSION第16页，课件共38页，创作于2023年2月通讯

COMMUNICATION第17页，课件共38页，创作于2023年2月编码器信号5V到3.3V转换

CONVERSIONFROMLEVEL5VTO3.3V第18页，课件共38页，创作于2023年2月IPM驱动

IPMDRIVER第19页，课件共38页，创作于2023年2月IPM故障保护

IPMPROTECTION

IPM自带有控制电源欠压保护、过热保护、过流保护、短路保护等故障保护功能，但是其故障保护不是一致动作的，也就是说当某个管子保护之后其它管子并不会同时保护，而且输出的报警信号具有非保持性，即，仅仅依靠IPM自身的保护功能来实现系统的保护可能会导致系统出现过流振荡现象，直至模块损坏。因此需加外围保护电路。第20页，课件共38页，创作于2023年2月IPM故障信号组合

COMBINATIONOFIPMDEFAULTSIGNALS第21页，课件共38页，创作于2023年2月故障信号的处理

DEALINGWITHDEFAULTSIGNAL第22页，课件共38页，创作于2023年2月第23页，课件共38页，创作于2023年2月第24页，课件共38页，创作于2023年2月第25页，课件共38页，创作于2023年2月系统停止运行

STOPRUNNING外部中断设置在XINT1引脚信号的下降沿产生中断，但信号必须被拉低6个CLKOUT周期才能被CPU认可第26页，课件共38页，创作于2023年2月主电路稳压电容的选择

SELECTIONOFBUSMANOSTATCAPACITOR相电压的有效值：相电压的峰值：三相输入电压的最小峰值：最大电压脉动值：（按经验算法取最小峰电压的）第27页，课件共38页，创作于2023年2月三相输入直流电压为：交流电机额定情况下，需要的输入功率：

第28页，课件共38页，创作于2023年2月为了保证直流电压最小值符合要求，则每个周期需提供的能量为：每个半周期稳压电容所提供的能量为：因此所需的稳压电容的容量为：电容所需的最大承受电压为312V，可知其需要的最大电1092uF,选用第29页，课件共38页，创作于2023年2月二阶巴特沃斯无限增益多路反馈电路

BUTTERWORTHMFBFILTER即滤掉200Hz以上的频率

第30页，课件共38页，创作于2023年2月PCB设计的一些规范

RULESFORPCBDESIGN1、布局首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后，再确定特殊元件的位置。其次，根据电路的功能单元，对电路的全部元器件进行布局。第31页，课件共38页，创作于2023年2月2、布线

布线的原则如下：

（1）输入输出端用的导线应尽量避免相邻平行。最好加线间地线，以免发生反馈藕合。

（2）印制板导线的最小宽度主要由导线与绝缘基板间的粘附强度和流过它们的电流值决定。当铜箔厚度为0.5mm、宽度为1mm时，可以走1A的电流。但是只要允许，还是应尽可能用宽线，尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小于5～8mil。

（3）印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则，长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状。这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。

第32页，课件共38页，创作于2023年2月PCB电路抗干扰措施

ANTI-DISTURBANCEMEASUREFORPCB电源线设计

根据印制线路板电流的大小，尽量加粗电源线宽度，减少环路电阻。同时，使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。第33页，课件共38页，创作于2023年2月地线的设计

数字地与模拟地分开。

电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而粗，高频元件周围尽量用栅格状大面积地箔。要尽量加大线性电路的接地面积。接地线构成闭环路。

设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭路可以明显地提高抗噪声能力。其原因在于：印制电路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地线上产生较大的电位差，引起抗噪能力下降，若将接地线构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。接地线应尽量加粗

若接地线用很细的线条，则接地电位则随电流的变化而变化，致使电子产品的定时信号电平不稳，抗噪声性能降低。因此应将接地线尽量加粗，使它能通过三倍于印制电路板的允许电流。如有可能，接地线的宽度应大于3mm。第34页，课件共38页，创作于2023年2月数字电路与模拟电路的共地

CONNECTINGDIGITALGROUNDWITHANALOGGROUND数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。第35页，课件共38页，创作于2023年2月退藕电容配置

SELECTIONOFDECOUPLINGCAPACITORPCB设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容。退藕电容的一般配置原则是：

（1）电源输入端跨接10～100uf的电解电容器。如有可能，接100uF以上的更好。

（2）原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4～8个芯片布置一个1～10pF的钽电容。

（3）对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退藕电容。

（4）电容引线不能太长，尤其是高频旁路电容不能有引线。（5）要选高频信号好的独石电容式瓷片电容作退耦电容。退耦电容焊在印制电路板上时，引脚要尽量短。从高噪声区来的信号要加滤波。

第36页，课件共38页，创作于2023年2月参考文献

REFERENCES康光华.电子技术基础.高等教育出版社,1979.3谢自美.电子线路设计·实验·测试[M].武汉：华中科技大学