2023年EDA选择题含答案

一、选择题：（20分）

1.大规模可编程器件重要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，对

的的是：I）

A.CPLD是基于查找表结构的可编程逻辑器件

B.CPLD即是现场可编程逻辑器件的英文简称

C.初期的CPLD是从FPGA的结构扩展而来

D.在Xilinx公司生产的器件中，XC9500系列属CPLD结构

2.基于VHDL设计的仿真涉及有①门级时序仿真、②行为仿真、③功能仿真和④前端功能

仿真这四种，按照自顶向下的设计流程，其先后顺序应当是：D

A.①@③④B.②①©③C.④®②①D.②④③（D

3.IP核在EDA技术和开发中具有十分重要的地位，IP分软IP、固IP、硬IP；下列所描述

的IP核中，对于固IP的对的描述为：D

A.提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路

B.提供设计的最总产品一一模型库

C.以可执行文献的形式提交用户，完毕了综合的功能块

D.都不是

4.下面对运用原理图输入设计方法进行数字电路系统设计，哪一种说法是对的的：

_______B

A.原理图输入设计方法直观便捷，很适合完毕较大规模的电路系统设计

B.原理图输入设计方法一般是一种自底向上的设计方法

C.原理图输入设计方法无法对电路进行功能描述

D.原理图输入设计方法不适合进行层次化设计

5.在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不对的

的是：D

A.PROCESS为一无限循环语句

B.敏感信号发生更新时启动进程，执行完毕后，等待下一次进程启动

C.当前进程中声明的变量不可用于其他进程

I).进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成

6.对于信号和变量的说法，哪一个是不对的的：A

A.信号用于作为进程中局部数据存储单元

B.变量的赋值是立即完毕的

C.信号在整个结构体内的任何地方都能合用

D.变量和信号的赋值符号不同样

7.下列状态机的状态编码，方式有“输出速度快、难以有效控制非法状态出现”

这个特点。A

A.状态位直接输出型编码

B.一位热码编码

C.顺序编码

D.格雷编码

8.VHDL语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库：D

A.IEEE库

B.VITAL库

C.STD库

D.WORK工作库

9.下列4个VHDL标记符中对的的是：d

A.10#128tt

B.16#E#E1

C.74HC124

D.X_16

10.下列语句中，不属于并行语句的是：B

A.进程语句

B.CASE语句

C.元件例化语句

D.WHEN…ELSE…语句

写出下列缩写的中文（或者英文）含义:

1.ASIC专用集成电路

2.FPGA现场可编程门阵列

3.IP知识产权核（软件包）

4.JTAG联合测试行动小组

IIDL硬件描述语言

1.基于EDA软件的FPGA/CPLD设计流程，以下流程中哪个是对的的：C

A.原理图/HDL文本输入一适配一综合f时序仿真一编程下载一功能仿真一硬件测试

B.原理图/HDL文本输入一功能仿真一综合一时序仿真一编程下载一适配一硬件测试

C.原理图/HDL文本输入一功能仿真一综合一适配一时序仿真一编程下载一硬件测试

D.原理图/HDL文本输入一适配一时序仿真一编程下载一功能仿真一综合一硬件测试

2综合是EDA设计流程的关键环节，综合就是把抽象设计层次中的一种表达转化成另一种

表达的过程；在下面对综合的描述中，_A是错误的。

A.综合就是把抽象设计层次中的一种表达转化成另一种表达的过程，并且该过程与器

件硬件结构无关

B.为实现系统的速度、面积、性能的规定，需要对综合加以约束，称为综合约束

C.综合可以理解为将软件描述与给定的硬件结构用电路网表文献表达的映射过程，映

射结果不唯一

I）.综合就是将电路的高级语言转化成低档的，可与FPGA/CPLD的基本结构相映射的

网表文献

3.FPGA的可编程是重要基于什么结构：_A

A.查找表(LUT)B.ROM可编程

C.PAL可编程D.与或阵列可编程

4.IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功

能块，但不涉及实现该功能块的具体电路的IP核为：D

A.胖IPB,瘦1P

C.硬IPD.都不是

5.串行化设计是一种优化方式，下列哪一项对串行化设计描述对的：―C—

A,面积优化方法，同时有速度优化效果

B,速度优化方法，不会有面积优化效果

C.面积优化方法，不会有速度优化效果

D.速度优化方法，也许会有面积优化效果

6.在YHDL语言中，下列对时钟边沿检测描述中，错误的是：B

A.ifelk'eventandelk='1'then

B.ifelk'stableandnotelk='1'then

C.ifrising_edge(elk)then

D.ifnotelk'stableandelk='1'then

7.状态机编码方式中，哪种编码速度较快并且输出没有毛刺？—C

A.一位热码编码B.格雷码编码

C.状态位直接输出型编码D.都不是

8.不完整的IF语句，其综合结果可实现：—D

A.三态控制电路B.条件相或的逻辑电路

C.双向控制电路D.时序逻辑电路

9.以下对于进程PROCESS的说法，对的的是：C—

A.进程之间可以通过变量进行通信

B.进程内部由一组并行语句来描述进程功能

C.进程语句自身是并行语句

D.一个进程可以同时描述多个时钟信号的同步时序逻辑

10.关于VHDL中的数字，请找出以下数字中数值最小的一个：C

A.2#U11_111O#B.8#276#

C.10#170#D.16#E#E1

二'EDA名词解释，写出下列缩写的中文（或者英文）含义：（10分）

1.SOPC:可编程单片系统

2.PCB：

3.RTL：寄存器传输级

4.LPM参数可设立模块库

5.CPLD

6.FSM有限状态机（FiniteStateMachine）

JTAG指的是什么？大体有什么用途？

10.下列是EDA技术应用时涉及的环节：

A.原理图/HDL文本输入；B.适配；C.时序仿真；D.编程下载；E.硬件测试；F.综

合

请选择合适的项构成基于EDA软件的FPGA/CPLD设计流程：

A—___Ff___B_fC___fDf___E

11.PLD的可编程重要基于A.LUT结构或者B.乘积项结构：

请指出下列两种可编程逻辑基于的可编程结构：

FPGA基于A

CPLD基于B

12.在状态机的具体实现时，往往需要针对具体的器件类型来选择合适的状态机编码。

对于A.FPGAB.CPLD两类器件：

一位热码状态机编码方式适合于A—器件；

顺序编码状态机编码方式适合于—B―器件；

13.下列优化方法中那两种是速度优化方法：B_、_D_

A.资源共享B.流水线C.串行化D.关键途径优化

14.综合是EDA设计流程的关键环节，综合就是把抽象设计层次中的一种表达转化成

另一种表达的过程；在下面对综合的描述中，―D―是错误的。

A.综合就是将电路的高级语言转化成低档的，可与FPGA/CPLD的基本结构相映射的

网表文献；

B.为实现系统的速度、面积、性能的规定，需要对综合加以约束，称为综合约束；

C.综合可理解为，将软件描述与给定的硬件结构用电路网表文献表达的映射过程，并

且这种映射关系不是唯一的。

D.综合是纯软件的转换过程，与器件硬件结构无关；

15.嵌套的IF语句，其综合结果可实现—D—。

A.条件相与的逻辑

B.条件相或的逻辑

C.条件相异或的逻辑

D.三态控制电路

16.在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector,试指出下面

那个赋值语句是错误的。D

A.idata<="00001111”；

B.idata<=b”00001111”；

C.idata<=X"AB”；

D.idata<=B"21”；

17.在VHDL语言中，下列对时钟边沿检测描述中，错误的是D。

A.ifelk'eventandelk='1'then

B.iffallingedge（elk）then

C.ifelk'eventandelk='O'then

D.ifelk'stableandnotelk='1'then

18.请指出AlteraCyclone系列中的EP1C6Q240C8这个器件是属于_C.

A.ROMB.CPLDC.FPGAD.GAL

二、EDA名词解释，（10分）

写出下列缩写的中文（或者英文）含义：

5.ASIC专用集成电路

6.FPGA现场可编程门阵列

7.CPLD复杂可编程逻辑器件

8.EDA电子设计自动化

9.IP知识产权核

10.SOC单芯片系统

简要解释JTAG,指出JTAG的用途

JTAG,jointtestactiongroup,联合测试行动小组的简称，又意指其提出的一种硬件测

试标准，常用于器件测试、编程下载和配置等操作。

19.下列是EDA技术应用时涉及的环节：

A.原理图/HDL文本输入；B.适配；C.时序仿真；D.编程下载；E.硬件测试；F.综

合

请选择合适的项构成基于EDA软件的FPGA/CPLD设计流程：

AfffffE

20.PLD的可编程重要基于A.LUT结构或者B.乘积项结构：

请指出下列两种可编程逻辑基于的可编程结构：

FPGA基于___________

CPLD基于____________

21.在状态机的具体实现时，往往需要针对具体的器件类型来选择合适的状态机编码。

对于A.FPGAB.CPLD两类器件：

一位热码状态机编码方式适合于器件；

顺序编码状态机编码方式适合于器件；

22.下列优化方法中那两种是速度优化方法：、

A.资源共享B.流水线C.串行化D.关键途径优化

单项选择题：

23.综合是EDA设计流程的关键环节，综合就是把抽象设计层次中的一种表达转化成

另一种表达的过程；在下面对综合的描述中，是错误的。

A.综合就是将电路的高级语言转化成低档的，可与FPGA/CPLD的基本结构相映射的

网表文献；

B.为实现系统的速度、面积、性能的规定，需要对综合加以约束，称为综合约束；

C.综合可理解为，将软件描述与给定的硬件结构用电路网表文献表达的映射过程，并

且这种映射关系不是唯一的。

D.综合是纯软件的转换过程，与器件硬件结构无关；

24.不完整的IF语句，其综合结果可实现o

A.时序电路

B.双向控制电路

C.条件相或的逻辑电路

D.三态控制电路

25.在一个VHDL设计中Idala是一个信号，数据类型为std」ogic_vector,试指出下面

那个赋值语句是错误的。

A.idata<="00001111”;

B.idata<=b"0000」lll”;

C.idata<=X〃AB〃；

D.idata<=16〃01〃；

26.在VHDL语言中，下列对时钟边沿检测描述中，错误的是。

A.ifelk'eventandelk=Tthen

B.iffal1ing_edge（elk）then

C.ifelk'eventandelk='O'then

D.ifelk'stableandnotelk='1'then

27.请指出AlteraCyclone系列中的EP1C6Q240C8这个器件是属于

A.FPGAB.CPLDC.CPUD.GAL

三、EDA名词解释，（10分）

写出下列缩写的中文（或者英文）含义：

11.ASIC专用集成电路

12.FPGA现场可编程门阵列

13.LUT查找表

14.EDA电子设计自动化

15.IP知识产权核

16.SOPC片上可编程系统

简要解释JTAG,指出JTAG的用途

一、单项选择题：（20分）

28.下列那个流程是对的的基于EDA软件的FPGA/CPLD设计流程：B

A.原理图/HDL文本输入一适配一综合一功能仿真一编程下载一硬件测试

B.原理图/HDL文本输入一功能仿真一综合一适配一编程下载一硬件测试

C.原理图/HDL文本输入一功能仿真一综合一编程下载--►适配硬件测试；

D.原理图/HDL文本输入f功能仿真f适配一编程下载一综合一硬件测试

29.综合是EDA设计流程的关键环节，综合就是把抽象设计层次中的一种表达转化成

另一种表达的过程；在下面对综合的描述中，是错误的。C

A.综合就是将电路的高级语言转化成低档的，可与FPGA/CPLD的基本结构相映射的

网表文献；

B.为实现系统的速度、面积、性能的规定，需要对综合加以约束，称为综合约束；

C.综合是纯软件的转换过程，与器件硬件结构无关；

D.综合可理解为，将软件描述与给定的硬件结构用电路网表文献表达的映射过程，并

且这种映射关系不是唯一的。

30.CPLD的可编程是重要基于什么结构：。D

A.查找表(LUT)；

B.ROM可编程；

C.PAL可编程;

D.与或阵列可编程；

1P核在EDA技术和开发中具有十分重要的地位，以HDL方式提供的IP被称为：。C

A.硬IP；

B.固IP；

C.软IP；

D.都不是；

31.流水线设计是一种优化方式，下列哪一项对资源共享描述对的一b

A.面积优化方法，不会有速度优化效果

B.速度优化方法，不会有面积优化效果

C.面积优化方法，也许会有速度优化效果

D.速度优化方法，也许会有面积优化效果

32.在VHDL语言中，下列对时钟边沿检测描述中，错误的是oD

A.ifelk'eventandelk='1'then

B.iffallingedge(elk)then

C.ifelk'eventandelk='O'then

D.ifelk'stableandnotelk=Tthen

33.状态机编码方式中，其中占用触发器较多，但其实现比较适合FPGA的

应用C

A.状态位直接输出型编码

B.顺序编码

C.一位热码编码

D.以上都不是

8.子系统设计优化，重要考虑提高资源运用率减少功耗（即面积优化），以及提高运营速

度（即速度优化）；指出下列那种方法是速度优化。A

A.流水线设计B.资源共享

C.逻辑优化D.串行化

34.不完整的IF语句，其综合结果可实现。A

A.时序电路

B.双向控制电路

C.条件相或的逻辑电路

D.三态控制电路

10.在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector,试指出下面

那个赋值语句是错误的。D

A.idata<="00001111”

B.idata<=b”0000」111”；

C.idata<=X"AB”

D.idata<=16”01”；

二、EDA名词解释，写出下列缩写的中文（或者英文）含义：（10分）

17.SOC单芯片系统

18.FPGA现场可编程门阵列

19.LUT查找表

20.EDA电子设计自动化

21.Synthesis综合

35.IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述

的功能块，但不涉及实现该功能块的具体电路的IP核为oD

A.瘦IPB.固IPC.胖IPD.都不是

36.综合是EDA设计流程的关键环节，在下面对综合的描述中，是错误的。D

a）综合就是把抽象设计层次中的一种表达转化成另一种表达的过程；

b）综合就是将电路的高级语言转化成低档的，可与FPGA/CPLD的基本结构相映射的

网表文献；

c）为实现系统的速度、面积、性能的规定，需要对综合加以约束，称为综合约束；

d）综合可理解为一种映射过程，并且这种映射关系是唯一的，即综合结果是唯一的。

37.大规模可编程器件重要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描

述中，对的的是C。

a）FPGA全称为复杂可编程逻辑器件；

b）FPGA是基于乘积项结构的可编程逻辑器件；

c）基于SRAM的FPGA器件，在每次上电后必须进行一次配置；

d）在Altera公司生产的器件中，MAX7000系列属FPGA结构。

38.进程中的信号赋值语句，其信号更新是—C—。

a）按顺序完毕；

b）比变量更快完毕；

c）在进程的最后完毕；

都不对。

39.VHDL语言是一种结构化设计语言；一个设计实体（电路模块）涉及实体与结构体

两部分，结构体描述oB

a）器件外部特性；

b）器件的内部功能；

0器件的综合约束；

d）器件外部特性与内部功能。

40.不完整的IF语句，其综合结果可实现-A

A.时序逻辑电路B.组合逻辑电路

C.双向电路D.三态控制电路

41.子系统设计优化，重要考虑提高资源运用率减少功耗（即面积优化），以及提高运

营速度（即速度优化）；指出下列哪些方法是面积优化。B

①流水线设计②资源共享③逻辑优化④串行化⑤寄存器配平⑥关键

途径法

A.@@⑤B.②③④

C.@@@D.①④⑥

42.下列标记符中，是不合法的标记符。B

A.StateOB.9moonC.Not_Ack_0D.signail

43.关于VHDL中的数字，请找出以下数字中最大的一个：。A

a）

b）8#276#

c）10#170#

d）16#E#E1

10.下列EDA软件中，哪一个不具有逻辑综合功能：oB

A.Max+PlusII

B.ModeISim

C.QuartusII

Synplify

二'EDA名词解释，写出下列缩写的中文（或者英文）含义：（14分）

22.LPM参数可定制宏模块库

23.RTL寄存器传输级

24.UART串口（通用异步收发器）

25.ISP在系统编程

26.IEEE电子电气工程师协会

27.ASIC专用集成电路

28.LAB逻辑阵列块

44.大规模可编程器件重要有FPGA,CPLD两类,下列对CPLD结构与工作原理的描述中，

对的的是Q）。

A.CPLD是基于查找表结构的可编程逻辑器件；

B.CPLD即是现场可编程逻辑器件的英文简称；

C.初期的CPLD是从GAL的结构扩展而来；

D.在Xilinx公司生产的器件中,XC9500系列属CPLD结构;

45.综合是EDA设计流程的关键环节,综合就是把抽象设计层次中的一种表达转化成另

一种表达的过程；在下面对综合的描述中，A一是对的的。

a）综合就是将电路的高级语言转化成低档的，可与FPGA/CPLD的基本结构相映射的

网表文献；

b）综合是纯软件的转换过程，与器件硬件结构无关;

c）为实现系统的速度、面积、性能的规定，需要对综合加以约束，称为强制综合。

d）综合可理解为，将软件描述与给定的硬件结构用电路网表文献表达的映射过程，并

且这种映射关系是唯一的：

46.IP核在EDA技术和开发中具有十分重要的地位，IP分软IP、固IP、硬IP；下列

所描述的IP核中，对于硬IP的对的描述为D。

a）提供用V11DL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路；

b）提供设计的最总产品一一模型库；

c）以网表文献的形式提交用户，完毕了综合的功能块；

d）都不是。

47.