cpu结构及存储器课件

8088地AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLK地地A14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLK地Vcc(5V)A15A16/S3A17/S4A18/S5A19/S6SS0(HIGH)MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESETVcc(5V)AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET8086引脚对比图AHALBHBL

CLCHDHDLSPBPDISI通用寄存器CSDSSSES

IP内部暂存器总线控制逻辑1234

AX

BXCXDX数据总线运运算寄存器ALU标志寄存器外部总线80888位808616位指令对列8086为6字节16位执行控制电路

执行单元EU总线接口单元地址加法器20位16位段寄存器指令指针（BIU）

物理地址:存储单元的实际地址。

逻辑地址：编程用的地址，常用段基址和段内偏移量来表示。

有效地址EA（EffectiveAddress)：常把段内偏移量称为有效地址EA。

8086地址的形成：1、几个概念存储器地址的注意事项：（1）对存储器的任一位置的访问都是在该位置所在的段基址下进行的。如访问一个地址C85F:109A对应的物理地址为C85F0+109A=C968AH（2）同一个物理地址可以采取不同的逻辑地址形式表示，其数学意义说明同一个和可由多种加数构成；从几何分布的角度说明不同的段可以相互重叠。例如：地址12345H可以表示为1200:0345H或1230:0045H二、8086的管脚和功能1、几个概念和几个较特殊的引脚①多路总线同一总线既作地址线又作数据线，靠时间和锁存器来加以区分，称之多路总线，又称为地址与数据总线的分时复用。20根地址线中，高4位是地址和状态复用，低16位是地址和数据复用。

二、8086的管脚和功能②8086与8088管脚的不同：a)第28脚，信号电平恰相反。b)第34脚，8088用作状态，8086用作BHE（BUSHighEnable），当BHE=0，说明数据总线中高8位有效。之所以有这个区别，因为8086的数据线是16位的，它既可以传送高8位，也可以传送低8位，还可以一次传送16位，这时就要靠BHE和A0两个信号来加以控制，请看P70表3-6。二、8086的管脚和功能复位引脚RESETRESET信号既要有一定的幅度，又要有一定的宽度，才能将CPU复位，常用于机器的热启动，一旦清零后，几乎所有的寄存器都被置零，只有CS=FFFFHIP=0000H，所以复位后，程序必然从FFFFOH的内存单元开始执行，因此一般此处就是操作系统起始程序的入口，有的则是在此安排一条跳转指令，来进入系统的主程序。（P60表3-3)一、8284时钟发生器RESETREADYCLKOSCPCLKRESRDY10+5V等待电路14.31818MHZ8284RESETREADYCLK14.318MHZ2.385MHZ8086/8088OOODQCLKODI0DO0STBOE。。。。。。。8282引脚及内部结构图。。。。。。。。。DI0~DI7输入端DO0~DO7输出端OE/允许控制（低电平有效）STB锁存信号高电平允许（通过）低电平禁止（锁存）三、地址锁存器8282（74LS373）DI7DO78282是Intel公司专门与80系列CPU配套的芯片之一，是地址锁存器，也可以用74LS373等锁存芯片替代，用来锁存20位地址。AOBOOO。。。。。。。OOETA1A7。。。B1B7。。。。接DEN接DT/R8286DEN=0OE=0当DT/R=0时，BA当DT/R=1时，AB8286引脚及内部结构图128911121819四、总线驱动器8286（或74LS245）8086最小方式微计算机组成8284RDYRESETREADYVcCMN/MX#CLKREADYRESET8086CPU8282OE8286OEA19-A16AD15-AD0ADDRESSADDR./DATAINTRINTRTMEMORYI/OINTERFACEDATABUSADDRRESSBUSRESRDWRINTAHOLDHLDASTBBHEBHECLOCKGENERATORVccM/IOALEOR8283OR8283HOLDHLDADENDT/R#DATADATA第二章8086引脚和最大最小系统238086在最小模式下的典型配置

8284A地址总线（20根）READYRESETALEBHEA19~A16AD15~AD0地址锁存储器8282（三片）BHEDENDT/RM/IOWRRDHOLDHLDAINTRINTACLK收发器8286（两片）数据总线（16根）控制总线READYRESET8086MN/MX+5VA0~A19D0~D15CPU产生Vcc8284RES#RDYREADYMN/MX#S0#S1#S2#CLKREADYRESET8086CPUBHE#BQ#/GT0#BQ#/GT1#INTRLOCK#A19-A16AD15-AD08288CLKS0#S1#S2#DENDT/R#ALEAMWC#AIOWC#INTA#MRDC#MWTC#IORC#IOWC#8282*3OE#T8282X3OE#DISTBBHE#

ADDRESSADDR./DATABHE#MEMORYI/0INTERFACEADDRSUBDATABUSINTRLOCK#D08086最大方式微计算机组成五、时序与总线周期一、时钟周期：由计算机的主频决定（主频的倒数），用T表示。二、总线周期：8086/8088通过总线对存储器或I/O接口进行一次访问所用的时间称为一个总线周期。三、指令周期：CPU从主存取一条指令并执行该条指令所用的时间，它可以包含若干个总线周期。四、一个总线周期至少包括4个时钟周期。五、时序与总线周期.T1T2T3T4T3TwT4Tw叫等待周期五、

T1~T4工作情况CLK总线周期六系统的总线操作1.最小系统模式下的总线读操作2.最小系统模式下的总线写操作3.系统的复位和启动操作4.中断响应总线周期5.最小系统模式下的总线保持六8086/8088的存储器组织字节和字的地址。字传送：高字节数高地址低字节数低地址(反之同样)一、用段来组织逻辑空间

1、每段最长可达64K字节2、各段起始地址能被16整除。（低4位为0）3、各段之间可分开、部分或完全重叠、可首尾相接。4、根据各段的用途将其定义为CS、DS、ES、SS段。并用偏移地址（距段起址的字节距离）表示被访问单元。通常在CS中用IP表示偏移量，SS中用SP、BP，DS中用BX、SI、DI、数值。00000H00001H01001H01002H1234H5678H34H12H78H56H….二、实际地址的形成实际地址：20位逻辑地址：段基址（段寄存器的内容）16位偏移地址（字节距离）16位一个实际地址可用多个逻辑地址表示。实际地址的形成（BIU完成）段基址16位偏移地址16位实际地址20位0000+002C3H002C0H002B0H3H13H三、8086用两个存储体来组织实际存储空间

奇地址偶地址00001H00003H00000H00002HFFFFEHFFFFFH….….BHEA0A0~A19BHED8~D15D0~D7地址交叉排列8086D0~D15对准字装配:偶地址作为字的地址非对准字装配:奇地址作为字的地址CPU8088由于只有8位数据线,地址顺序排列。七8086/8088的堆栈建栈

MOVAX，1050HMOVSS，AXMOVSP，000EH

进栈PUSHAX（设AX=1234HPUSHBX（设BX=5CF8H）1050FH10500H初始栈顶（栈底）SP=0EHSS=1050H堆栈起地址栈的范围SP=0EH12H34HSP=0CH5CHF8HSP=0AH10500H（不变）1050FHSS=1050H-2-2当前栈顶进栈后的SP和SS的值SP=000AHSS=1050H进栈前SP和SS的值SP=000EHSS=1050H（变化）(AX)(BX)8086通过赋值SS和SP建栈进栈操作：先SP减2，再内容进栈。高低出栈操作：先栈顶内容出栈，再修改SP，使SP加2。（字操作）出栈POPCXPOPDSSP=0EH12H34HSP=0CH5CHF8HSP=0AH10500H（不变）1050FHSS=1050H-2-2当前栈顶出栈前的SP和SS的值SP=000AHSS=1050H（变化）SP=0EHCX=5CF8H

DS=1234HSS=1050H出栈后SP和SS的值SP=000EHSS=1050H

SP=0AHSP=0CH+2+2F8H

5CH34H12H1050FH高低

8086/8088中断向量表。。。。。。。类型0类型1类型2类型3类型4类型50000：0000H0000：0003H0000：0004H0000：0007H0000：0008H0000：000BH0000：000CH0000：000FH0000：0010H0000：0013H

除数为0中断单步中断层非屏蔽中断层断点中断层溢出中断类型2550000：03FCH0000：03FFHIPCSCSIPCSIPCSIPCSIPCSIP类型31。。。..。。。八、8086的中断中断类型号中断向量中断向量表中断服务程序入口地址存储器一，存储器的分类与指标二，CPU与存储器的连结三，静态RAM（6116，6264）四，动态RAM（2164）五，EPROM（2764，2732）六，EEPROM（2864）存储器内存外存一，存储器的分类与指标1.分类RAMROMSRAMDRAMEPROMEEROM(光盘,硬盘,软盘….)双极型RAMMOS型RAM掩摸ROM可编程PROM可擦洗PROMFLASH2.存储器的主要性能指标(1)存储容量存储容量=单元数×数据线位数(bit)例:6264SRAM的容量为(8K*8bit)41257DRAM的容量为(256K*1bit)2114DRAM的容量是(1K*4bit)(2)速度(存储器访问时间)低速在300ns以上,中速在100ns~200ns之间,超高速小于20ns。6116RAM存储时间120ns；2764EPROM是200ns。CPU4T大于存储器存储时间二，CPU与存储器的连结1.存储器的基本结构(一片)地址译码驱动存储体(矩阵)I/O电路读/写控制电路地址线数据线读/写信号2.地址线的连结(地址线数目取决于芯片的容量)3.数据线的连结(数据线的数目取决于芯片的位数）4.控制信号的连结(读.写.片选)ROM只连RD,RAM连RD和WE。最小方式读写信号由CPU产生,最大方式由8288产生。,片选信号由译码电路产生。5.CPU与存储器连结注意的问题(1)CPU总线的负载能力(2)CPU的时序与存储器存取速度的配合(3)译码电路设计(4)位扩展,字扩展,位字扩展（1）随机存取存储器(RAM)a.静态RAM(SRAM)1．SRAM组成半导体存储器，不管是RAM还是ROM，其基本的存储电路存储一位二进制信息。芯片内部由若干位(通常1、4或8位)组成一个基本存储单元。基本存储单元按一定的规律组合起来，一般按矩阵方式排列，构成存储体。SRAM采用触发器电路构成一个二进制位信息的存储电路。其内部除存储体外，还有地址译码驱动电路、控制逻辑电路和三态双向缓冲器等。图5-2是1024Xl的SRAM结构示意图。SRAM结构示意图.

.

①地址译码电路地址译码器接受来自CPU的地址信号，并产生地址译码信号，以便选中存储矩阵中一个存储单元，使其在存储器控制逻辑的控制下进行读／写操作。图5-3中把地址划分成两组：行地址和列地址，每组地址分别译码，两组译码输出信号共同选择排列成矩阵的存储体内的一个存储单元电路。②控制逻辑电路接受来自CPU或外部电路的控制信号，经过组合变换后，对存储、地址译码驱动电路和三态双向缓冲器进行控制，控制对选中的单元进行读写操作。

.

③三态双向缓冲器

使系统中各存储器芯片的数据输入愉出端能方便地挂接到系统数据总线上。对存储器芯片进行读写操作时，存储器芯片的数据线与系统数据总线经三态双向缓冲器传送数据。不对存储器进行读写操作时，三态双向缓冲器对系统数据总线呈现高阻状态，该存储芯片完全与系统数据总线隔离。

2114SRAM的结构与引脚.b．SRAM存储芯片Inkl2114

2114SRAM的容量是1024X4=4Kb，即其基本存储单元是4位，共1024个存储单元。这些单元排列成64行64列。它的构成和管脚如图5-3所示。它的引脚有：片选引脚CS，当CS为低电平时，该芯片被选中。读／写控制引脚R／W。当R／W引脚为高电平时，对选中的单元进行读出，当R／w引脚为低电平时，对选中的单元进行写入。数据的输入和输出，采用双向数据总线，有I/O0~I/O3

，共4根数据线引脚。.

单向地址总线A0—A9，共10根地址引脚，可以在210=1024个单元中任选一单元。地址信号在芯片内分为二组分别译码，分别为行选和列选，其中64个行地址译码输出的每根选择一行，16根列地址译码输出信号每根选中4b的读写信息。c．6264SRAM该芯片的容量为8KX8b，引脚如图5-4所示。1)A0—A12：地址线，共13根，可以在8192个存储单元中任意选中一个。2)I/O0~I/O7：数据线，共8根。它们都是输入输出的三态总线。

控制信号有:1)WE：写入允许，通常与CPU的WR信号相连接。2)OE：读出允许，通常与CPU的RD信号相连接。3)CS1、CS2：；片选信号输入引脚，与译码器输出相连。

6264的引脚..

如图5-7所示，由8片容量为1KXlb芯片扩充为1KB的存储器，每个芯片有10根地址线引脚。系统地址总线低十位的每一根接至8个芯片的同一个地址引脚；每个芯片有1根数据线，每根系统数据线与一个芯片的数据线单独连接：8个芯片公用一个片选与读写控制线(图5-7中未画出)。

存储器位扩展..字扩展存储器芯片的地址空间不能满足存储器子系统需要时，要进行字扩展。连接时将芯片的地址线、数据线、读／写控制线并联，由不同的片选信号来区分各个芯片所占据的不同地址范围。如图5-8所示，用16KX8b芯片组合成64KB存储器。此时需要4个芯片，数据总线Do—D7，与各片的数据引脚相连，地址总线的低位地址A0—A13，与芯片的14位地址引脚相连，高位地址A14、A15经过译码器产生的选择信号和各芯片的片选端相连。..存储器的地址选择

存储器的地址的选择由存储器片选信号的连接决定。存储器片选信号的产生一般有两种方法：线选方式和译码方式。所谓的线选方式就是任取一根存储器内部寻址线以外的高位地址线为片选线。所谓的译码方式就是取全部或部分存储器内部寻址线以外的高位地址线，通过地址译码器产生片选信号。

.

例如，Inter2114芯片容量是1KX4b，2114的内部寻址线就是A0—A9，共10根。若与8088CPU相连接，则A0——A9这10根地址线为高位地址线。如果取A19一A10中任一根地址线作为2114的片选信号线，这种方式就叫线选方式；如果取A19一A10中全部或部分地址线通过地址译码器产生2114的片选信号就叫译码方式。对于译码方式，如果取全部高位地址A19一A10进行地址译码称为全译码；如果取部分地址线进行地址译码则称为部分译码。

1、线选方式

采用线选法时，一般低位地址线用于芯片内部地址单元的选择，高位地址线用作线选。线选法的优点是连接简单，片选信号的产生不需要复杂的逻辑电路，只用一条地址线与M／IO的简单组合就可产生有效的CS。例如，某一计算机系统，共有16条地址，现只需接入1KB的RAM和lKB的ROM。.

可以确定，RAM和ROM都需要10根地址线来选择芯片内部不同的地址单元；可将A0—A9同时连接到RAM和ROM芯片的地址线引脚。设地址范围要求：ROM为0000H一03FFH、RAM为0400H一07FFH，可用A10作片选，如图5-9所示。

若用A11作为片选信号，则ROM的地址范围不变，而RAM的地址范围会变为0800H一0B00H，这样ROM和RAM的地址就不连续了。同理，用A12一A15中任一条作片选，ROM和RAM的地址都会有间隙，并且将增大。另外，当非片选信号A11~A15的取值不全为0时(地址在0000H~07FFH以外)，仍能选中上述芯片进行读写，也就是说，有多个地址对应存储器的同一个物理单元，称为地址的多义性。

地址的多义性是由于译码电路未对这些高位地址线进行管理而产生，但只要程序能保证所使用的地址不超过实际的存储器地址空间，系统是可以正常工作的。线选法会导致地址的不连续性和多义性，同时会浪费许多地址空间，仅仅在极小系统和实验中使用。.

需要多个片选信号时，一般采用专门用于译码的中规模集成电路，例如：74LSl54四一十六译码器，74LSl38三一八译码器，74LSl55、74LSl39双二一四译码器等。图5-10给出了74LSl38译码器引脚及译码输出真值表。74LSl38译码器的G1、G2B、G2A为控制端，组合成100时才进行译码，输入端C、B、A三位为000—111中的某一个组合时，一个译码输出端为0，其余输出端为1。2．译码方式。74LS138..三，静态RAM（随机读/写存储器）。。A12A13A14A12A13A14+5VA19A15….….A0M/IOOOD0~D7D8~D15A1A11…...RDWRA0A10……..