ch03-逻辑门电路lvaq课件

3.1MOS逻辑门电路

3.2TTL逻辑门电路

3.5逻辑描述中的几个问题

3.6逻辑门电路使用中的几个实际问题第3章逻辑门电路

*3.3射极耦合逻辑门电路*3.4砷化镓逻辑门电路3.1MOS逻辑门电路1、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。3.1.1数字集成电路简介2、逻辑门电路的分类：与门或门非门2.CMOS集成电路:只有一种载流子，速度慢，但功耗小，广泛应用于超大规模、甚大规模集成电路1.TTL集成电路:有两种载流子，速度快，但也导致功耗大，广泛应用于中大规模集成电路.速度与功耗是一对矛盾3.1.2逻辑电路的一般特性（厂家提供）高电平低电平不稳定区1.输入和输出的高、低电平非门的输入输出电压曲线（1）理想高、低电平分别是+5V和0V；（2）实际门电路中的高、低电平都不是一个值，而是一个范围；（3）输入和输出的高低电平范围是不一样的。输出高电平的下限值VOH(min)输出低电平的上限值VOL(max)输入低电平的上限值VIL(max)输入高电平的下限值VIH(min)2.噪声容限噪声容限：在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力。负载门输入高电平时的噪声容限：VNH－当前一级门输出高电平的最小值时，允许负向噪声电压的最大值。VNH=VOH(min)－VIH(min)负载门输入低电平时的噪声容限：VNL－当前一级门输出低电平的最大值时，允许正向噪声电压的最大值VNL=VIL(max)－VOL(max)3.传输延迟时间传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。非门平均传输延迟时间：

tpd=(tpLH+tpHL)/24.功耗（静态和动态）静态功耗指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流ID与电源电压VDD的乘积。动态功耗与之相对。对于TTL门电路来说，静态功耗是主要的。对于CMOS电路来说，动态功耗是主要的，其静态功耗非常低。5.延时−功耗积：速度功耗综合性的指标。延时−功耗积，用符号DP表示DP=TpdPD

扇入数：门电路输入端的个数。扇出数：在保证正常工作的情况下，输出端能驱动的同类门电路的最大数目。它反映了门电路的驱动能力。6.扇入数与扇出数：驱动门的输出可能是高电平或低电平，其输出电流方向可能是流出或流入，据此可将其驱动的负载分为灌电流负载和拉电流负载两种情况:（a)带灌电流负载（b)带拉电流负载具体参数见附录A(P504)3.1.3MOS开关及其等效电路预备知识3.1.3MOS开关及其等效电路当υI

<VT时:MOS管截止，输出高电平；当υI

>VT时：MOS管工作在可变电阻区，输出低电平；MOS管开关电路N沟道MOS管的输出特性曲线MOS开关:由于MOS管中分布电容较多，上拉电阻与电容的充放电时间常数较大，导致输出波形的边沿变化缓慢，用它实现“非门”，性能不理想。当输入为低电平时：MOS管截止，相当于开关“断开”，输出为高电平。当输入为高电平时：MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。开关特性MOS管相当于一个由vGS控制的无触点开关，可以实现非逻辑。1.工作原理AL1+VDD+5VD1S1vivOTNTPD2S20V+5VvivGSNvGSPTNTPvO0V

0V-5V截止导通5V5V5V

0V导通截止0VVTN=1VVTP=-1V逻辑图逻辑表达式vi(A)0vO(L)1逻辑真值表103.1.4CMOS反相器工作过程中，同时流经两管的电流几乎为零，功耗几乎为零2.电压传输特性和电流传输特性+VDD+5VD1S1vivOTNTPD2S20V+5V电压传输特性电流传输特性3．工作速度CMOS非门的平均传输延迟时间约为10ns。vI=0V由于CMOS非门电路工作时只有一个管子导通，且导通电阻很小，所以其工作速度较高。当带电容负载时，给电容充电和放电都比较快。与非门1.CMOS与非门vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)电路结构(b)工作原理n输入端的与非门可由n个NMOS管串联和n个PMOS管并联组成3.1.5CMOS逻辑门A

BTN1TN2TP1TP2L00011011截止截止导通导通导通截止导通截止截止截止导通导通1110导通导通截止截止或非门2.CMOS或非门+VDD+10VTP1TN1TN2TP2ABLA

B

TN1TP1TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1000AB≥1(a)电路结构(b)工作原理n输入端的或非门可由n个NMOS管并联和n个PMOS管串联组成3.异或门电路或非门与或非门4.输入保护电路和缓冲电路保护MOS管不被击穿统一参数，使不同逻辑门电路具有相同的输入和输出特性，从而改善电路性能。1.CMOS漏极开路门(OD门)(1)CMOS漏极开路门的提出输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。3.1.6CMOS漏极开路门和三态输出门电路+VDDCD01

线与：在工程实践中，往往需要将两个门的输出端并联以实现与逻辑的功能称为线与。LCMOS与非门CMOS或非门+10VTTTTAB+VDDCMOS与非门漏极开路门的结构与逻辑符号:(c)可以实现线与功能;(b)与非逻辑不变;(a)工作时必须外接电源和电阻;+VDDVSSTP1TN1TP2TN2ABL电路逻辑符号10特点：其他逻辑的CMOS门电路也具有漏极开路门例：2.三态(TSL)输出门电路10011截止导通111高阻

×0输出L输入A使能EN001100截止导通010截止截止X1逻辑功能：高电平有效的同相逻辑门。01高阻一般逻辑电路只有2种输出状态，三态门则有3种输出状态。其他逻辑的CMOS门电路也具有三态门三态门的应用：计算机总线传输

3.1.7CMOS传输门1.CMOS传输门电路电路逻辑符号2、CMOS传输门电路的工作原理设开启电压:|VT|=2V，（即VTN=2V，VTP=－2V）I的变化范围为0V到+5V。

0V+5V0V到+5VGSN<VTN,TN截止TP：GSP=＋5V(0V到+5V)=(＋5到0)V开关断开，不能传送信号TN：GSN=0V(0V到+5V)=(0到-5)VGSP

>VTP,TP截止1）当c=0V，c=＋5V时电路在数字电路中：2、CMOS传输门电路的工作原理0V+5V0V到+5V开关闭合，可以传送信号2）当c=＋5V，c=0V时电路b、I=＋2V~＋5VGSN>VTN,TN导通a、I=0V~＋3VTN导通，TP导通c、I=+2V~+3VGSP=0V

(+2V~+5V)=2V~5VGSN=+5V(0V~+3V)=(+5~+2)VGSP<VTP,TP导通υI

/υOυo/υIC等效电路:逻辑符号:传输门相当于一个由控制端C控制的电子开关：C=0时，开关断开；C=1时，开关闭合。数控模拟开关例：单8路模拟开关CD40513.1.8CMOS逻辑门电路的系列及主要参数CMOS的技术参数：从总体上来说已经达到或超过TTL器件的水平。CMOS器件的优点：功耗低、扇出数大、噪声容限大、静态功耗小、动态功耗随频率的增加而增加CMOS逻辑门电路的系列：（1）基本的CMOS——4000B系列。（2）高速的CMOS——HC系列。（3）与TTL兼容的高速CMOS——HCT、BCT(BiCMOS)。参数系列传输延迟时间tpd/ns(CL=15pF)功耗(mW)延时功耗积(pJ)4000B751(1MHz)7574HC101.5(1MHz)1574HCT131(1MHz)1374BCT(BiCMOS)2.90.0003~7.50.00087~22CMOS门电路各系列的性能比较使用注意事项：

1、注意输入端的静电防护2、注意电源电压极性3、输出端不能和电源、地短接4、多余的输入端不能悬空与门、与非门：接电源或与其他输入端并联或门、或非门：接地或与其他输入端并联NPN型BJT截止、放大、饱和工作状态的特点3.2TTL逻辑门电路复习3.2.1BJT的开关特性1.BJT的开关作用T截止，c、e极之间近似于开路,vO≈VCCvI=0V时:T导通(饱和)，c、e极之间近似于短路，vO≈0.2VvI=5V时:基本BJT反相器逻辑功能：相当于一个无触点开关3.2TTL逻辑门电路2.BJT的开关时间从截止到导通：开通时间ton(=td+tr)从导通到截止：关闭时间toff(=ts+tf)BJT饱和与截止两种状态的相互转换需要一定的时间才能完成。定量描述：延迟时间td、上升时间tr、存储时间ts、下降时间tfBJT的开关时间较长3.2.2基本BJT反相器的动态性能基本BJT反相器开关速度不高的2个原因：1）基区内的存储电荷BJT开关速度受限的主要原因：BJT基区内电荷的存储和消散需要时间。2）负载电容CL

（包括接线电容和输入电容）当vO低→高时，由VCC通过RC对CL充电；当vO高→低时，CL又将通过BJT放电；充放电都需要时间，导致vO波形上升和下降时间的增加。上述原因使BJT反相器开关速度不高，需寻求更实用的TTL电路。

Rb1

4kW

Rc2

1.6kW

Rc4

130W

T4

D

T2

T1

+

–

vI

T3

+

–

vO

负载

Re2

1KW

VCC(5V)

输入级

3.2.3TTL反相器的基本电路1.电路组成输入级：由T1和Rb1组成。用于提高电路的开关速度；中间级：由T2和电阻Rc2、Re2组成。从T2的集电结和发射极同时输出两个相位相反的信号，作为T3和T4输出级的驱动信号；

Rb1

4kW

Rc2

1.6kW

Rc4

130W

T4

D

T2

T1

+

–

vI

T3

+

–

vO

负载

Re2

1KW

VCC(5V)

输入级

中间级

3.2.3TTL反相器的基本电路1.电路组成输出级：由T3、D、T4和Rc4构成。推拉式结构，用于提高开关速度和带负载能力；

Rb1

4kW

Rc2

1.6kW

Rc4

130W

T4

D

T2

T1

+

–

vI

T3

+

–

vO

负载

Re2

1KW

VCC(5V)

输入级

中间级输出级

3.2.3TTL反相器的基本电路1.电路组成2．工作原理+_vOT1T2T4T3Rb1RC4RC2Re2DRLvI4k1.6k130VCC(5V)1k输入级中间级(驱动输出级)输出级1）输入为高电平时（VIH≥3.6V）

当输入端为“1”（≥3.6V）时，VCC通过Rb1和T1的集电结向T2、T3提供基极电流，使T2、T3导通，输出为低电平vO=0.2V，即输出为“0”。

T1的发射结反偏，集电结正偏，T1处于e结和c结倒置的放大状态。输入为高电平时，输出为低电平T1：T2：饱和T3：饱和T4：截止D：截止发射结导通，T1的基极电位被钳位到VB1=0.9V。T1：T2：截止T3：截止T4和D:由于T2截止，VCC通过RC2给T4的基极提供电压，使T4和D导通。由于流经RC2的电流仅为T4的基极电流，这个电流较小，在RC2上产生的压降也较小，可以忽略，所以VB4≈VCC=5V。输入为低电平时，输出为高电平。

2）输入为低电平时（VIL≤0.2V）+_vOT1T2T4T3Rb1RC4RC2Re2DRLvI4k1.6k130VCC(5V)1k输入级中间级(驱动输出级)输出级+_vOT1T2T4T3Rb1RC4RC2Re2DRLvI4k1.6k130VCC(5V)1k输入级中间级(驱动输出级)输出级1）采用输入级以提高工作速度∵T2、T3管的状态变化滞后于T1管，仍处于导通状态，Vc1=1.4V。∴T1管发射结正偏、集电结反偏，T1工作在放大状态。T1管射极电流（1+1）

iB1很快地从T2的基区抽走多余的存储电荷,从而加速了输出由低电平到高电平的转换。3.TTL反相器性能提高的原因当I由3.6V变0.2V的瞬间:

2）采用推拉式输出级以提高开关速度和带负载能力T3和T4的饱和导通电阻很低，带容性负载时，充放电时间常数很小，输出波形的上升沿和下降沿都很好。输出级对提高开关速度的作用当O=0.2V时，

T4截止，T3饱和导通，其饱和电流全部用来驱动负载；

当O=3.6V时，

T3截止，T4组成的电压跟随器的输出电阻很小，输出高电平稳定，带负载能力也较强。

带负载能力结论：TTL反相器具有很好的开关速度和带负载能力。3．TTL反相器的传输特性:A(0V，3.6V)B(0.4V，3.6V)C(1.1V，2.4V)D(1.2V，0.2V)E(3.6V，0.2V)（1）AB段：Vi很低，T1饱和，T2、T3截止，T4导通，vO＝3.6V。

（2）BC段：Vi：0.4→1.1V，T1仍饱和，其e、c结均为正偏，由T1的集电极供给T2的基极电流。同时，T2对输入的增量作线性放大，T2集电极电位下降，故VO下降，此时T3仍截止。（3）CD段：Vi：1.1→1.2V，T1、T2、T3饱和，输出迅速下降，Vo=0.2V。（4）DE段：Vi>1.2V，Vo≈0.2V。3.2.4TTL逻辑门电路T1为多发射极晶体管，它实现了输入变量A、B的与运算符号1.与非门电路功能：有低出高，全高出低2.或非门功能：有高出低，全低出高即两输入端都为低时，则T2A和T2B均截止，iB3<0，T3也截止，T4导通，出高。两输入端有一个为高时，则T2A或T2B将饱和，iB3>0，T3饱和，出低。vOHvOL输出为低电平的逻辑门输出级被损坏。1.集电极开路门电路（OC门）3.2.5集电极开路门和三态门电路普通的TTL门电路无法实现线与。集电极开路与非门电路OC门输出端连接实现线与与OD门相比，OC门可以承受较高电压和较大电流。2．三态（TSL）输出门电路CS=0:输出高阻态，CS=1：与非逻辑0.2V0.9V0.2V高阻3.6V0.9V1.4V0.2V1.正负逻辑的规定

01

10正逻辑负逻辑正逻辑体制:将高电平用逻辑1表示，低电平用逻辑0表示负逻辑体制:将高电平用逻辑0表示，低电平用逻辑1表示3.5.1正负逻辑问题3.5逻辑描述中的几个问题正负逻辑不牵涉逻辑电路结构问题，但对于同一电路，根据所选正负逻辑的不同，其逻辑功能也不同。

A

B

L

1

1

0

1

0

0

0

1

0

0

0

1

___与非门A

B

L

0

0

1

0

1

1

1

0

1

1

1

0

某电路输入与输出电平表A

B

L

L

L

H

L

H

H

H

L

H

H

H

L

采用正逻辑___或非门采用负逻辑与非

或非负逻辑

正逻辑2.

正负逻辑等效变换

与

或非

非了解正负逻辑，便于阅读相关资料3.5.2基本逻辑门电路的等效符号及其应用1、基本逻辑门电路的等效符号a)与非门及其等效符号:b)或非门及其等效符号:用逻辑表达式描述同一逻辑问题时，不同形式的表达式对应不同的逻辑符号，它们之间可以相互转换。c)与门及其等效符号:d)或门及其等效符号:

2.逻辑门等效符号的应用利用逻辑门等效符号，可实现对逻辑电路的变换，以简化电路，减少实现逻辑电路时所需门的种类。控制电路3.

逻辑门等效符号强调低电平有效系统输入信号中，有的是高电平有效，有的是低电平有效。低电平有效，输入端加小圆圈；高电平有效，输入端不加小圆圈。IC可以工作3.6.1各种门电路之间的接口问题3.6.2门电路带负载时的接口电路3.6.3抗干扰措施3.6逻辑门电路使用中的几个实际问题1)驱动器件的输出电压必须处在负载器件所要求的输入电压范围，包括高、低电压值（属于电压兼容性的问题）。TTL和CMOS器件接口存在的问题：器件的电压和电流参数不相同；2)驱动器件必须对负载器件提供足够大的拉电流和灌电流（属于门电路的扇出数问题）；3.6.1各种门电路之间的接口问题正常工作的两个必需条件：

驱动电路负载电路

VOH(min)≥VIH(min)VOL(max)≤VIL(max)1、驱动电路必须能为负载电路提供满足要求的高、低电平2、驱动电路必须能为负载电路提供足够的驱动电流

|

IOL(max)|

≥|

IIL(total)|

|IOH(max)|

≥|IIH(total)|

驱动电路负载电路1、CMOS门驱动TTL门2、TTL门驱动CMOS门两种情况例：CMOS门驱动TTL门VOH（min)=4.9VVOL(max)=0.1VTTL门（74系列）：VIH(min)=2VVIL(max)=0.8VIOH（max)=-0.51mAIIH（max)=20AVOH(min)≥VIH(min)VOL(max)≤VIL(max)带拉电流负载输出、输入电压带灌电流负载CMOS门(4000系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max)≥IIH(total)IOL(max)≥IIL(total)2.TTL门驱动CMOS门VOH(min)＝2.7V

VIH(min)＝3.5VTTL（74LS）

CMOS（74HC）其他条件都能满足，但VOH(min)≥VIH(min)不满足（

IO

：TTL输出级T3截止管的漏电流）IO+IIH的值很小，如果RP的值不大，则输出电压将被抬高到接近VDD。1.用门电路直接驱动显示器件3.6.2门电路带负载时的接口电路门电路的输入为低电平，输出为高电平时，LED发光 当输入信号为高电平，输出为低电平时，LED发光

驱动显示器件

驱动机电性负载2.机电性负载接口在工程实际中，经常需要用数字电路来控制机电系统，如控制电机的转速，继电器的通断等。机电性系统（例如电动机、继电器等）所需的工作电