半导体-第十八讲-集成电路物理器件教材课件

半导体集成电路制造技术第二章集成电路物理器件2.1硅半导体的基本物理特性半导体，是一种导电性能介于导体和绝缘体的材料。硅是最常用的半导体材料。能带结构能带导带能带间隙空穴0K时，价带充满电子，导带上没有，此时无法导电温度升高时，少数价带中的电子获得能量跃迁到导带，形成自由电子。集成电路材料分类材料电导率（S/cm）导体铝、金、钨、铜等，镍铬等合金，重掺多晶硅~105半导体硅、锗、砷化镓、磷化铟、氮化镓10-9~102绝缘体SiO2、Si3N410-22~10-14P-N结pn结---多数半导体器件的核心单元电子器件：整流器(rectifier)检波器(radiodetector)双极晶体管(BJT)光电器件：太阳能电池(solarcell)

发光二极管（LED）半导体激光器（LD）光电二极管(PD)突变结线形缓变结pn根据杂质浓度的分布，可以划分为：同质pn结异质pn结根据结两边的材料不同，可划分为：通过控制施主与受主浓度的办法，形成分别以电子和空穴为主的两种导电区域，其交界处即被称为p-n结。P-N结的结构在接触前分立的P型和N型硅的能带图

P-N结形成的物理过程电子空穴扩散eVbi

（b）接触后的能带图平衡态的pn结

CE

FE

iE

VE

eVbi

漂移电流扩散电流内建电场E接触电势差Vbi

漂移

漂移

空间电荷区扩散扩散p

n

E+--0pn电压表反向偏压下的PN结随着反向偏压的增加，PN结的耗尽区加宽。+--0pn电压表正向偏压下的PN结随着正向偏压的增加，PN结的耗尽区变窄。EvEcEipEinEFnq(Vbi–VD)EFpEvEcEipEinEFqVD正向偏压下理想PN结的能带图反向偏压下理想PN结的能带图理想PN结半导体二极管电流方程PN结符号PN结的基本应用整流：使一个正弦波流经二极管，则只有大于零的正向部分会到达后面的电路，这种滤除负向信号的过程称为整流电流隔离：电流单向流动结型二极管内建电场EEFEvEcqVDE0EFmE0EFnEvEcqVD金属与N型材料接触内建电场EE0EFmE0EFpEvEcqVD金属与P型材料接触EFEvEcqVD反向偏压，垫垒提高，无电流通过肖特基接触肖特基接触是指金属和半导体材料相接触的时候，在界面处半导体的能带弯曲，形成肖特基势垒。势垒的存在才导致了大的界面电阻。具有肖特基接触的金属与半导体界面形成结二极管，符号正向偏压，垫垒降低，有电流通过欧姆接触是指金属与半导体的接触，而其接触面的电阻值远小于半导体本身的电阻。金属作为半导体器件的电极，要求具有欧姆接触。E0EFmE0EFnEvEcE0EFmE0EFpEvEc欧姆接触的金属与N型材料的选择欧姆接触的金属与P型材料的选择实现良好的欧姆接触：(1)选择金属与半导体材料，使其结区势垒较低(2)半导体材料高掺杂双极型晶体管

第一个PN结须正偏，才能正常工作，阀值电压为0.8V。整个器件上跨接5V的电压，已经进入P区的电子会继续向上运动。P区要很薄，才能保证跨接的5V的电压对电子的控制。底部的N型半导体提供电子，叫发射极（Emitter）

P型半导体作为PN结的基本结构，叫基区（Base）顶部的N型半导体收集另一个N型半导体提供的电子，叫集电极（Collector)

发射结正偏，集电结反偏时，为放大工作状态。发射结正偏，集电结也正偏时，为饱和工作状态。发射结反偏，集电结也反偏时，为载断工作状态。发射结反偏，集电结正偏时，为反向工作状态。双极型晶体管发射结集电结NPN工作状态：§2.6MOS晶体管

场效应晶体管（FET）由于附近电压作用而形成电子或空穴聚积的效应称为场效应。源漏源漏附近正电压所产生的场效应有效提高半导体材料表面电子数目，从而获得更大电流负电压使越来越多的电穴聚积起来，源漏电流越来越小，最终形成NPN结构，无源漏电流夹断MOS晶体管常开型，也称耗尽型晶体管源漏栅常关型，也称增强型晶体管MOS晶体管栅极多采用掺杂多晶硅，绝缘层采用二氧化硅。增强型MOS晶体管栅区较小且形状不随电场变化。

CMOS电路里，全部采用增强型的NMOS和PMOS。ComplementaryMetalOxideSemiconductor（CMOS）MOS晶体管源漏GNDVGS+VDS+N载止区：VGS<VT，无电流通过VT为引起沟通区表面反型的最小栅电压，也称阀值电压。源漏GNDVGS+VDS+饱和区：0<(VGS-VT）<VDS，电流与VDS无关N源漏GNDVGS+VDS+线性区：(VGS-VT）>VDS>0，电流与VDS，VGS有关NMOS晶体管载止区线性区饱和区其中为跨导系数IDS和哪些参数有关？引入跨导衡量MOS器件的增益线性区饱和区JFET（junctiongatefield-effecttransistor

）pnn源漏栅耗尽层IDSVDS按VGS=0时，沟道的开启情况，JFET同样可分为常开型（耗尽型）和常关型（增强型）MESFET（metalsemiconductorfieldeffecttransistor）金属栅极nn源漏IDSVDS

结构和原理与JEFT相似，不同的是采用肖特基结（金属/半导体）代替PN结。常采用GaAs,InP或SiC作为沟通材料，与硅锗相比，具有更高的开关速度及工作在更高的频率下，广泛用于微波通信与雷达领域。轻掺杂漏极（LDD）MOSFET器件MOSFET的沟道长度缩短后，热载流子效应更严重，解决热载流子效应的方法有很多，降低MOSFET器件的工作电压就是其中之一，横向电场强度降低，无法形成热载流子。

另一种方法，轻掺杂漏极（lightlydopeddrain,LDD）MOSFET器件的漏极和源极，掺杂浓度比原来你n+型源极与n+型漏极浓度低的n_型区。如图2-37图2-38，所示为增强型N型MOSFET有LDD以及无LDD存在时，沟道接近漏极附近的电场大小与分布情形。

很明显，加了LDD的MOSFET器件的电场分布将向漏极移动，而且电场的强度也比无LDD的MOSFER器件来的小。所以热六子效应便可以大大降低。

器件缩小原理为了增加IC内电子器件的密度，必须将器件的尺寸缩小，而缩小器件的基本要求是保持原来器件所拥有的特性。

最佳方法是利用一个比例因子K（>1）来减小所有尺寸和电压，以保持长沟道的特性，如此所得到的内部电场将会与长沟道MOSFET器件的内部电场相同，其新的器件尺寸将为器件其他参数也相应的必须发生改变：器件缩小K倍，电流密度将增加K倍，为了避免导线产生迁移现象，设计时候，电流密度必须小于105A/cm2纳米MOSFET器件中的载流子输运模型及其特征

半导体器件的特征尺寸一直按照摩尔定律缩小，每三年半导体芯片的集成度增长一倍。预测，一个芯片上可以集成万亿晶体管。

要求晶体管的尺寸进一步缩小到纳米量级。迈恩德尔新颖的MOSFET器件如图2-40经典的半导体运输特征指出，载流子的输运特征可以用玻尔兹曼（BTE）来描述，但是求解困难。

为了方便求解，进而发展的1、漂移扩散模型（DDM）（载流子的运动只与定域电场有关，适用于微米级别）2、流体动力学模型（HDM）3、玻尔兹曼模型（BTM）（微米以下级别适用）载流子的输运特征的表征纳米尺寸逐步缩小时，小尺寸的电导有很大起伏，这时候需要用到QTM（全量子输运模型）处理器的特征输运问题。对于小尺寸MOSFET器件，为了防止源漏极穿透，沟道区内的掺杂浓度必须较高，结果增大了MOSFET器件的阀值电压，这就需要比较高的栅压。而MOSFET器件一般工作在强反型状态，形成势阱，电子限制内，在垂直于半导体表面的方向上形成一系列的量子化能级。

求解器件中的每个x点上的y方向的一维薛定谔方程得到：QTM基本理论框架可以通过一定的载流子输运模型，求得沟道方向上的电荷分布，最后给出器件中的电流以及载流子密度，各能带的分布等信息。载流子模型

一般来说电子系统的分布函数满足玻尔兹曼方程：求解很困难，需要简化模型。1、漂移扩散模型

漂移扩散模型（DD），在微米级半导体器件模拟中，占主导地位

电流密度满足扩散方程：

在高电场情况下，由于漂移速度饱和，考伊等人给出了方程：考虑到由于电场所导致的非稳定效应，公式2-92可以改进为：结果证明：采用适用DD模型的2个公式，对于处理纳米尺寸的器件的模拟是很有效。2、能量运输模型（ET）

电子电流方程为3、弹道输运模型器件几何尺寸远小于电子平均自由程时，电导主要取决于带结构和器件几何结构，这就是所谓的准弹道输运。

器件的尺寸越小型化，器件中载流子的输运俞接近弹道输运。在深亚微米以及纳米级的MOSFET器件中，载流子的输运就是准弹道输运。（1）经典弹道输运模型

（2）量子弹道输运模型3、量子耗散输运模型载流子从源极到漏极的输运过程中，经过很多次散射，这一模型把纳米级的MOSFET器件结构看做由源极、漏极以及二者之间分布的一系列散射点构成的。然后，他们与源极和漏极的不同在于他们只能改变载流子能量而不能改变系统中载流子的数目，所以称为能量耗散输运模型。

最终电流可以用公式表征为：模拟结构与分析从耗时上来看，DD模型和经典弹道模型耗时最少，ET模型次之，量子耗散模型耗时极大，量子弹道输运模型耗时居中。如表2-1若要得到精确的结构，一般可采用量子弹道模型纳米尺度MOSFET器件的DIBL效应，如图2-44所示基于量子机制下的纳米MOSFET器件模拟的理论框架，结合模拟计算可以更好的模拟纳米器件的性能。而经典弹道模型是量子弹道模型的一个较好的近似，处理在低栅压下二者有些偏差外其他区域都符合的很好，并且前者耗时大大短于后者，可以把经典弹道模型用于电路级别的模拟。

量子耗散模型是一个极耗时的模型，实用性不大！实际上，由于材料和器件的复杂结构以及半导体加工工艺的特殊性，要模拟出实际的特征曲线，还要求采用更精确的输运模型以及引入工艺的其他参数。目前，业界上常用的工艺模拟软件有Synopays公司的Taurus-TsuPREM4、Taurus-Process.器件模拟软件有Taurus-medici、Davinci和Taurus-Device2.8发展硅电子学集成电路的限制硅半导体技术的性能和生产量都以指数形式增长，1960年到2000年，与二元开关有关的能量转换降低了5个数量级，同事每个芯片上集成的晶体管数量增加了9个数量级。增长速度受到传统物理极限的限制而停止。主要有：1、基础理论2、材料3、器件4、电路5、系统与2001年的技术相比，每个芯片的晶体管数目还可以增加3个数量级，晶体管的最小临界尺寸可以降低一个数量级。（1）基础理论限制TSL中三个主要基础理论限制分别来自热力学、量子力学和电磁学。单个能量转换，Emin=(ln2)KT，其中K为玻尔兹曼常数，T是热力学温度，限制表面，为了辨别转变信号，单个电子在二元转换中具有的能量应与它的热能相比拟。这种限制第一次由，约翰冯诺依曼提出，利用公式海森堡不确定原理为第二基础理论限制，基于热力学和量子机制的基础理论限制导致在能量-弛豫平面有一禁区如图2-45所示，在这个区域即使不考虑所采用材料，二元开关也不能工作。第三种限制来自于电磁学，可以简单的表达为电磁沿长度为L的任何金属连线或光纤中传播时的飞行时间都受光速的限制，图2-45中区域A是任何材料的互连线收到这限制后的工作禁止区（2）基于材料限制主要是指所采用的半导体材料、介电材料和金属材料的性能，但是这些性能必须与器件的维数和结构无关。对硅材料而言，有开关能量、切换时间、热导率、掺杂波动四个限制；而多层布线系统中绝缘体的介电性能是另一个限制。开关能量限制取决于一个立方体材料中支撑选定的二元转换电压所必须的能量E值。这种限制能量可以用公式表达：

切换时间限制为电子穿过立方体单元所需要的最短时间间隔。这个切换时间限制可由公式表征：

热导率限制定义了特定半导体芯片中单个晶体管可能耗散的最大功率P，在稳态下P等于散热率。功率耗散由在TSL高性能器件和电路中，需要的最小二元转换电压为0.5V。图2-45中C区有以上三个限制决定，是由硅材料限制引起的，不管什么结构的硅晶体管都不能再这一区域工作

掺杂波动限制，可以用公式表述：半导体材料中掺杂原子数的标准偏差随单元尺寸的减小而可无限制的增加，暗示了器件尺寸降低到大约10nm时，将导致晶体管的栅电压无限制上升第五种材料限制，电磁波飞行时间由公式决定：图2-46中点画线轨迹介电常数为2时的曲线，对于大于2的任何连线，C区都是禁止区，介电常数小于2的介电材料通常由内部包裹着气体的薄的固体组成TSL中最重要的器件-MOSFET器件决定了开关能量、切换时间和掺杂波动的限制；互连线决定了等待时间和串线限制。（3）基于器件的限制图2-47，未来MOSFET器件的一种结构框架，栅极为高导电材料，栅氧化层为绝缘材料，没有掺杂的沟道为半导体硅。在这种二元开关转换中，储存在MOSFRT器件的能量将会转移，可以描述为其开关能量限制表达为：小几何尺寸的栅极电容表达为：能量E的最小值与沟道长度L或在最小工作电压下的最小MOSFET器件相对应。MOSFET器件本征开关延迟可以简单的表示为载流子通过沟道从源极到漏极的渡越时间当MOSFET器件的沟道长度最小时候，开关能量和开关延迟都是很小的值，这一发现促进科学家探索到更小尺寸晶体的方法

但是器件从不导通到完全导通的栅极电压将急剧增加。而双栅MOSFET器件可以使沟道尺寸达到最小！如图