msp430x2xx系列中文2 msp430f2 10 usiMSP430F2超低功耗单片机模块原理第10章

10UniversalSerial 都湖南长沙-中南大学 DC微控技术版主 两种模式。USI模块包含在MSP420X20XX系列中。USI8、16位移位寄存器能用来输出数据流，少许的几条指令就可以执行串行通信。另外，USI包含的内SPII2C通信。USI模块还包括中断，可以进一步减少串行通信的通用程序并且保持MSP430的低功耗特性。支持三线SPI模式支持I2C模式 TX位写零时设置USI中断标志。TXUSIIFGCC=0时对TX写非零值可以自动清除USIIFG，否则USIIFG将不受影响。当USIIFGCCUSIIFG都为零时TX0FFH。计数器和移位寄存器都受到同一个时钟驱动。在时钟的上升沿，TX跳USISRSBLSBSDO脚。USIAL将保持在复位状态。USISR和TXI2C模式下，SCL线被USI硬件释放到空闲状态。USIUSIUSIPEX位必须置位。这将选择PXIN寄存器软件读出来并且随后的数据流在数据传输中能发USI的时钟产生器包括一个时钟选择乘法器，一个驱动器就可以选择时钟源。表11-1和表10-2表示这个块。模块的捕获/比较输出。而且，还可以以软件方式即当USISSELX=100时用USISWCLK位来给模块加时钟。USIDIVX2128USICLKUSICKPLUSICLKUSICKPL=0时，USICLK信号的低电平为无效电平。当USICKPL=1时，时钟信号的高电平为无效电平。允许SCLK，SDO和SDI口功能。10-3SPIUSIUSIMSTUSII2CI2C位来设置成主机模式。出。当USIPE5=1时，SCLK自动配置为输出。USIIFG=0并且TX>0USISR位开始接收数据必须从在新数据被写之前从移位寄存器中读出.在典型应用中,USI软件从USISR中接收到的数据,同时写需要传输的新的数据到USISR中,并且通过写传输位到TX中来允许模块进行下一次传输。MSB在SDO信号上必须是可见的。SDO引脚可以通过清除USIOE位被。如果从机在一主多从的情况下不为件方式USISR寄存器，并写新数据到USISR中等待传输，并且通过写传输位到TX中来允许模块进行下一次传输。MSB-LSB-USILSB11-47位数据的处理例子。当TX0USIIFG0到TX位。USIIFGCC=00的值到TXUSIIFG被清除，也可I2C数据兼容，USILSBUSI16B必须要清除，USIPE6USIPE7必须要置位来允许SCL和SDA口功能。USII2CUSIMST（USDIVX=0为配置USI模块为I2C为从模式USIMST必须被清除。在从模式中，如果8位数据到TXUSIIFGSCL信号I2C的确认位，USIOE位被软件清除并且TX1。这将清;ReceiveBIC.B SDA BIT.B#USIIFG,&USICTL1 ;USIIFGJZTEST_USIIFGBIT.B ;ACKJNZ ;HandleifI2C在I2C的接收模式下输出必须被通过清除USIOE并且USI模块准备接8位数据到TXUSIIFGSCL产生或者8USIIFG被置位。在主模式下这将在SCL作用下停止时钟信号或者保持SCL为低在从模式下的下一个相位。MSB01USIOE1被写到TXMSB位被移出，USIIFG将置位并且模块准备在下一个I2C数据字节下接收。;产生应答BIS.B#USIOE,&USICTL0 ;SDA输出MOV.B#00h,&USISRL ;MSB=0 Tx=1BIT.B#USIIFG,&USICTL1 ;USIIFGZTEST_USIIFG...继续;产生不应答BIS.B#USIOE,&USICTL0 ;SDA输出MOV.B#0FFh,&USISRL ;MSB=1 ; Tx=1BIT.B#USIIFG,&USICTL1 ;USIIFGJZTEST_USIIFG...继续SCLSDA由高到低开始传输。开始条件可以通过复MSBUSIGEUSIOE位使输出锁存器透明而且MSBSDAUSIGE保持时钟锁存器的功能并且保持0SDA口上直到数据移出SCL。;Generate ;MSB=BIS.B ;锁存/SDABIC.B ;锁存...继续SCLSDA一次低到高的传输。为完成确认位并且拉低SDAMSB1到TX。SCLSDA被拉低。SCL在空闲或高时停止，直到模块成为主机模式。为了发生低到高的传输，移位寄存器的MSB被置位而且TX被装载1。置位USIGE和USIOE位使输出锁存器透明同时USISRL的MSB释放SDA到空闲态。清除USIGE在输出琐存器中MSB并且通过清除USIOE输出，SDA保持高直到由于外部拉高而产生的一次开始条件。;BIS.B#USIOE,&USICTL0 MOV.B#000H,&USISRL ;MSB=0 T=1foroneclockBIT.B#USIIFG,&USICTL1 ;测试USIIFGJZTEST_USIIFG USISRL BIS.B ;BIC.BUSIGE+USIOE,&USICTL锁存/SDA...继续USIIFGUSISCLRELSCLUSI模块保持在低电平。USISCLREL位将被自动清除如果一个开始条件已经收到并且SCL线保持为低在下一个时钟周期。在从模式这一位将被用于SCL从低电平下当从机开始监测是否已经被主SDA上通过比较传输器。第一个主传输器产生逻辑高的仲裁损失为了反USIOEUSIBUS。此时，软件使用者必USI附带和I2C模式相关的一个中断向量和两个中断标志，USIIFG和被允许时，并且GIE被置位，一个置位中断标志将产生中断请求。当TX0USIIFG0到TX位。USIIFGCC=0USIIFG0的值到TX位，或者USISTTIFG被置位，USISTTIFGUSISTPUSISTP功能。当USIIFGCC=1时USISTP可以通过写大于0的值到 TX位而清除或USI01h(USIUSIUSITTable10−2USI寄存器USITUSICTL0,USIUSIPE7USISDI/SDAUSIPE6USISDO/SCLUSIPE5USISCLKUSILSBLSBLSBUSIMST主机选择位 USIOE数据输出有效位USISWRSTUSIUSIUSICTL1,USIUSICKPH时钟相位选择位USII2CI2CUSISTTIESTART USISTPSTOP USIIFGUSIUSI