第10章-可编程逻辑器件综述课件

第10章可编程逻辑器件10.2可编程阵列逻辑PAL、GAL的原理与应用

10.3复杂可编程逻辑器件(CPLD)

10.4现场可编程逻辑器件(FPGA)

10.5CPLD/FPGA器件的编程与开发

10.1可编程逻辑器件基础

7/22/20231集成电路原理及应用中国计量学院光电学院10.1可编程逻辑器件基础

10.1.1可编程逻辑器件的基本结构

10.1.2可编程逻辑器件的分类及特点

10.1.3PLD的电路结构及其表示方法

7/22/20232集成电路原理及应用中国计量学院光电学院10.1.1可编程逻辑器件的基本结构

PLD器件由输入控制电路、与阵列、或阵列以及输出控制电路组成。反馈数据输入···输入控制···输出与阵列或阵列输出控制图10-1-1PLD的基本结构7/22/20233集成电路原理及应用中国计量学院光电学院10.1.2可编程逻辑器件的分类及特点

PROM：与阵列固定、或阵列可编程PLA：与阵列和或阵列均可编程PAL：与阵列可编程、或阵列固定GAL：具有可编程输出逻辑宏单元SPLDCPLDFPGA：一个芯片上集成多个可编程的互连SPLD

：现场可编程门阵列7/22/20234集成电路原理及应用中国计量学院光电学院10.1.3PLD的电路结构及其表示方法

一个二进制函数的输出，可以用其输入函数的最小项之和来实现。因此任一函数的输出就可以用积或两级逻辑电路来实现。

1.可编程逻辑器件中逻辑的实现方法图10-1-2积或两级逻辑电路P(n)≥1I1In&I1In&7/22/20235集成电路原理及应用中国计量学院光电学院这种方法同样适用于多输出的情况，而每个输出是由其自己的积项和来形成，如图所示。

图10-1-3

多输出积或两级逻辑电路

P1≥1I1I3&I2I1I3&I2≥1I1I3&I2≥1I1I3&P2P37/22/20236集成电路原理及应用中国计量学院光电学院对一个具有多输入和多输出的逻辑电路，可用一个与阵列和一个或阵列来实现，如图所示。图10-1-4多输入多输出逻辑电路mP1Pi或阵列nI1

In与阵列F1Fm7/22/20237集成电路原理及应用中国计量学院光电学院具有3输入和3输出的组合逻辑电路应用正逻辑规则时，用NMOS电路实现的具体电路结构如图所示。图10-1-5(a)用NMOS电路实现逻辑电路

I1I3I2P1P2P3F1F2F3VccF4Vcc与阵列或阵列7/22/20238集成电路原理及应用中国计量学院光电学院

要使阵列中的输出与输入变量发生联系时，只要在相关的输出和输入相交处接一个MOS场效应管，该管的栅极接到输入线上，而漏极接到输出线，源极接地，如图10-1-6(a)所示。图10-1-6输出与输入交集之间的关系若采用双极型晶体管时，则晶体管的基极接到输入线上，发射极通过熔丝接到输出线上，集电极接电源VCC，如图10-1-6(b)所示。输入线输出线(a)Vcc输入线输出线(b)7/22/20239集成电路原理及应用中国计量学院光电学院2.可编程逻辑器件PLD表示方法(1)输入缓冲单元

ABC图10-1-7PLD缓冲器表示法

PLD的输入缓冲单元由若干个缓冲器组成，每个缓冲器产生该输入变量的原变量和反变量，其逻辑表示方法如图所示。

A1BC图中B＝A，C＝A。

7/22/202310集成电路原理及应用中国计量学院光电学院(2)与门和或门

图10-1-8与门和或门的PLD表示法(a)D=A·CACB&D≥1D竖线为输入项，×ACB×(b)D=A+C

交叉点处的编程器件接通输入线和积项线，称为接通连接，以“×”表示，编程器件不连通输入线与积项线，称为断开连接，则交叉点处无“×”号。横线为积项线，输入线与积项线的交叉点是编程点。输入线和积项线的交叉点处是内部固定接通的，称为硬线连接，以实圆点“·”来表示。

7/22/202311集成电路原理及应用中国计量学院光电学院(3)简化的PLD表示图10-1-9

简化PLD表示法(a)PLD表示法D&ABBA

(b)简化PLD表示法

D&ABBA使用简化符号，可以清晰地将这类情况表示出来。这种表示方法意味着该乘积项输出总为逻辑“0”。

在PLD的逻辑描述中常用一种简化的逻辑表示方法，即输入项全部被接入的与门表示方法。7/22/202312集成电路原理及应用中国计量学院光电学院10.2可编程阵列逻辑PAL、GAL的原理与应用10.2.1PAL器件的基本结构10.2.2PAL的输出和反馈结构10.2.3GAL器件的基本结构7/22/202313集成电路原理及应用中国计量学院光电学院10.2.1PAL器件的基本结构

PAL器件的构成原理是以逻辑函数的最简与或式为主要依据的，其基本结构如图所示。＆＆＆＆＆＆＆＆＆＆＆＆＆＆＆＆≥1≥1≥1≥1

O3

O2

O1

O0

I3

I2

I1

I0或阵列(固定)与阵列(可编程)7/22/202314集成电路原理及应用中国计量学院光电学院＆＆＆＆＆＆＆＆＆＆＆＆＆＆＆＆≥1≥1≥1≥1

O3

O2

O1

O0

I3

I2

I1

I0或阵列(固定)与阵列(可编程)图10-2-1PAL器件的基本结构在PAL器件的两个逻辑阵列中，与阵列可编程，用来产生函数最简与或式中所必需的乘积项,PAL器件的或阵列不可编程，它完成对指定乘积项的或运算，产生函数的输出。7/22/202315集成电路原理及应用中国计量学院光电学院10.2.2PAL的输出和反馈结构

专用输出结构如右图。1.专用输出的基本门阵列结构图10-2-2专用输出结构输入Q≥1组合逻辑宜采用这种结构。图中的输出部分采用或非门，因而也称这种结构为输出低电平有效。

7/22/202316集成电路原理及应用中国计量学院光电学院2.可编程I/O结构可编程I/O结构如图10-2-3所示。其中最上面一个与门所对应的乘积项用于选通三态缓冲器。

图10-2-3I/O结构≥1I/O三态缓冲器输出反馈缓冲器输入7/22/202317集成电路原理及应用中国计量学院光电学院3.寄存(时序)输出结构在系统时钟的上升沿，把或门输出存入D触发器，然后通过选通三态缓冲器把它送到输出。

图10-2-4寄存输出结构输入Q1DQQCLOCKD触发器OE≥1C17/22/202318集成电路原理及应用中国计量学院光电学院4.异或结构

异或结构的PAL器件主要是在输出部分增加了一个异或门，如下图所示。图10-2-5异或PAL输入Q1DQQCLOCKD触发器OEC1≥1≥1

=1把乘积和分为2个和项，这2个和项相异或后，在时钟的上升沿存入D触发器内。

7/22/202319集成电路原理及应用中国计量学院光电学院5.算术选通反馈结构

这种结构是在异或结构的基础上增加了反馈选通电路，如图所示。图10-2-6PAL的算术选通反馈结构QCLOCK1DQQEN≥1≥1≥1≥1≥1=1IC1≥17/22/202320集成电路原理及应用中国计量学院光电学院10.2.3GAL器件的基本结构

GAL（GenericArrayLogic）是一种电擦除可重复编程的可编程逻辑器件，它具有灵活的可编程输出结构，使得GAL器件几乎能够代替所有PAL器件和数百种中小规模标准器件。

GAL由输入缓冲器（左边8个缓冲器）、输出三态缓冲器（右边8个缓冲器）、与阵列、输出反馈／输入缓冲器（中间8个缓冲器）、输出逻辑宏单元OLMC（其中包含或门阵列）以及时钟和输出选通信号缓冲器组成。

7/22/202321集成电路原理及应用中国计量学院光电学院图10-2-8GAL16V8逻辑图2191817161514131213456789OLMC(12)OLMC(13)OLMC(14)OLMC(15)OLMC(16)OLMC(17)OLMC(18)OLMC(19)11OECK7/22/202322集成电路原理及应用中国计量学院光电学院图10-2-9为GAL器件输出逻辑宏单元OLMC的结构图。

图10-2-9GAL的输出逻辑宏单元PTMUX01≥1=1TSMUX11100100&1DQOMUX01≥1CKOEOECKXOR(n)VccAC0AC1(n)AC0FMUX11100100AC1(n)AC1(m)相邻单元输出极性多路开关三态多路开关输出多路开关反馈多路开关反馈QI/O(n)来自与阵列C17/22/202323集成电路原理及应用中国计量学院光电学院10.3复杂可编程逻辑器件(CPLD)10.3.1CPLD的基本结构10.3.2CPLD常用器件型号10.3.1CPLD的基本结构1.基于乘积项的CPLD结构CPLD的结构是基于乘积项（Product-Term)的，现在以Xilinx的XC9500XL系列芯片为例看一下CPLD的基本结构，其他型号CPLD的结构与此非常类似。7/22/202324集成电路原理及应用中国计量学院光电学院CPLD可分为三部分1.功能模块(FunctionBlock)2.快速互连矩阵(FastCONNECTIISwitchMatrix)3.I/O控制模块7/22/202325集成电路原理及应用中国计量学院光电学院图10-3-2功能模块的结构每个功能模块的结构如图所示。7/22/202326集成电路原理及应用中国计量学院光电学院图10-3-3CPLD的宏单元结构宏单元结构左侧是乘积项阵列，实际就是一个与或阵列，每一个交叉点都是可编程的，如果导通就是实现“与”逻辑，和后面的乘积项分配器一起完成组合逻辑。7/22/202327集成电路原理及应用中国计量学院光电学院若不需要触发器，也可以将其旁路，信号直接输出给互连矩阵或输出到I/O脚。

它的时钟，清零输入都可以编程选择，可以使用专用的全局清零和全局时钟，也可以使用内部逻辑（乘积项阵列）产生的时钟和清零。右侧是一个可编程的触发器，可配置为D触发器或T触发器。7/22/202328集成电路原理及应用中国计量学院光电学院2.CPLD逻辑实现原理现以一个简单的电路为例，具体说明CPLD是如何利用以上结构实现逻辑的。图10-3-4简单逻辑电路7/22/202329集成电路原理及应用中国计量学院光电学院图10-3-5CPLD的逻辑实现CPLD实现f方式：图中每个叉表示相连(可编程熔丝导通)，所以得到：实现了组合逻辑。A，B，C，D由PLD芯片的管脚输入后进入互连矩阵，在内部会产生A，A反，B，B反，C，C反，D，D反8个输出。7/22/202330集成电路原理及应用中国计量学院光电学院这种基于乘积项的CPLD基本都是由EEPROM和Flash工艺制造的，一上电就可以工作，无需其他芯片配合。图10-3-5CPLD的逻辑实现7/22/202331集成电路原理及应用中国计量学院光电学院10.3.2CPLD常用器件型号现以Xilinx的XC9500XL系列CPLD为例来说明该类器件的命名规则：XC95144XL-4TQ144C器件名称速度等级封装类型引脚数温度等级7/22/202332集成电路原理及应用中国计量学院光电学院10.4现场可编程逻辑器件(FPGA)10.4.1FPGA的基本结构10.4.2FPGA常用器件型号7/22/202333集成电路原理及应用中国计量学院光电学院10.4.1FPGA的基本结构采用查找表（Look-Up-Table)结构的PLD芯片我们称之为FPGA，查找表简称为LUT。LUT本质上就是一个RAM。目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。当用户通过原理图或HDL语言描述一个逻辑电路后，FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM，这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。1.查找表的结构与原理7/22/202334集成电路原理及应用中国计量学院光电学院实际逻辑电路LUT的实现方式a，b，c，d输入逻辑输出地址RAM中存储的内容00000001....1111000100000001...111100017/22/202335集成电路原理及应用中国计量学院光电学院2.基于查找表的FPGA结构以Xilinx的Spartan-3芯片为例看一看FPGA的内部结构。7/22/202336集成电路原理及应用中国计量学院光电学院Spartan-3主要包括可配置逻辑模块(CLB)、I/O模块、块RAM、乘法器模块和数字时钟管理模块(DCM)。7/22/202337集成电路原理及应用中国计量学院光电学院在Spartan-3中，CLB是主要的逻辑资源，每个CLB包含4个Slice，并分为2组。7/22/202338集成电路原理及应用中国计量学院光电学院右侧一组：只支持逻辑功能称SLICEL。左侧一组：支持逻辑和存储功能，称SLICEM。7/22/202339集成电路原理及应用中国计量学院光电学院SLICEL减少了CLB的大小并降低了器件的成本。SLICEM和SLICEL具有如下相同组件来提供逻辑、运算和ROM功能：2个4输入查找表，F和G；2个存储单元；2个多功能乘法器，F5MUX和F6MUX；运算逻辑。因此Slice可视为Spartan-3实现逻辑的最基本结构。Slice的结构如下图所示(教材图10-4-3)。7/22/202340集成电路原理及应用中国计量学院光电学院7/22/202341集成电路原理及应用中国计量学院光电学院3.查找表结构的FPGA逻辑实现原理仍以图10-3-4所示电路为例具体说明：A，B，C，D由FPGA芯片的管脚输入后进入可编程连线，然后作为地址线连到LUT，LUT中已经事先写入了所有可能的逻辑结果，通过地址查找到相应的数据然后输出，这样组合逻辑就实现了。7/22/202342集成电路原理及应用中国计量学院光电学院根据CPLD的结构和原理可知，CPLD分解组合逻辑的功能很强，一个宏单元就可以分解十几个甚至20～30多个组合逻辑输入。而FPGA的一个LUT只能处理4输入的组合逻辑。因此CPLD适合用于设计译码等复杂组合逻辑。但FPGA的制造工艺决定了FPGA芯片中包含的LUT和触发器的数量非常多，往往都是成千上万，CPLD一般只能做到512个逻辑单元，而且如果用芯片价格除以逻辑单元数量，FPGA的平均逻辑单元成本大大低于CPLD。4.CPLD与FPGA的选择7/22/202343集成电路原理及应用中国计量学院光电学院CPLD拥有上电即可工作的特性，而大部分FPGA需要一个加载过程。所以，如果系统要可编程逻辑器件上电就要工作，那么就应该选择CPLD。所以，如果设计中使用到大量触发器，例如设计一个复杂的时序逻辑，那么使用FPGA就是一个很好选择。7/22/202344集成电路原理及应用中国计量学院光电学院10.4.2FPGA常用器件型号

下面以Xilinx的Spartan3E系列FPGA为例来说明该类器件的命名规则，如下图所示。XC3S250E-4FTG256C器件名称速度等级封装类型无铅引脚数温度等级C=商用级I=工业级7/22/202345集成电路原理及应用中国计量学院光电学院10.5CPLD/FPGA器件的编程与开发10.5.1CPLD/FPGA器件的开发过程10.5.2CPLD/FPGA器件的配置方法10.5.3CPLD/FPGA应用举例7/22/202346集成电路原理及应用中国计量学院光电学院10.5.1CPLD/FPGA器件的开发过程设计输入：语言(VHDLVerilog)或原理图综合实现(翻译、映射、布局布线)仿真验证配置文件错误修正编程下载手动自动7/22/202347集成电路原理及应用中国计量学院光电学院10.5.2CPLD/FPGA器件的配置方法CPLD和FPGA都支持边界扫描(JTAG)模式，JTAG端口用于边界扫描测试、器件配置、应用诊断等，符合IEEE1532/IEEE1149.1规范。每个CPLD/FPGA器件都有专用的JTAG端口，JTAG端口有4个引脚，具体描述见下表。引脚名称方向描述TCK输入测试时钟TDI输入测试输入数据TMS输入测试模式选择TDO输出测试输出数据表10-5-1JTAG引脚说明7/22/202348集成电路原理及应用中国计量学院光电学院通过JTAG下载线将CPLD/FPGA器件与计算机连接起来，就可以将配置文件下载到器件里了，见下图。图10-5-2JTAG下载线连接实物图7/22/202349集成电路原理及应用中国计量学院