数字电子技术组合逻辑电路

数字电子技术组合逻辑电路第1页，课件共128页，创作于2023年2月7/24/20231第4章组合逻辑电路

数字电路分类：组合逻辑电路和时序逻辑电路。组合逻辑电路:任意时刻的输出仅仅取决于当时的输入信号，而与电路原来的状态无关。

本章内容提要

小规模集成电路(SSI)构成组合逻辑电路的一般分析方法和设计方法。常用组合逻辑电路的基本工作原理及常用中规模集成（MSI）组合逻辑电路的逻辑功能、使用方法和应用举例。第2页，课件共128页，创作于2023年2月7/24/202324.1.1组合逻辑电路的分析方法1.分析的主要步骤如下：

(1)由逻辑图写表达式；(2)化简表达式；(3)列真值表；(4)描述逻辑功能。4.1门级组合逻辑电路的分析和设计方法

小规模集成电路是指每片在十个门以下的集成芯片。

所谓组合逻辑电路的分析，就是根据给定的逻辑电路图，求出电路的逻辑功能。第3页，课件共128页，创作于2023年2月7/24/202332.举例说明组合逻辑电路的分析方法

例4-1试分析图3-1所示电路的逻辑功能。

解：第一步：由逻辑图可以写输出F的逻辑表达式为：图3-1例3-1逻辑电路图第4页，课件共128页，创作于2023年2月7/24/20234

第二步：可变换为

F=AB+AC+BC第三步：列出真值表如表4-1所示。ＡＢＣF００００００１００１０００１１１１０００１０１１１１０１１１１１表4-1例3-1真值表

第四步：确定电路的逻辑功能。由真值表可知，三个变量输入Ａ，Ｂ，Ｃ，只有两个及两个以上变量取值为1时，输出才为1。可见电路可实现多数表决逻辑功能。第5页，课件共128页，创作于2023年2月7/24/20235例4-2分析图4-2（a）所示电路的逻辑功能。图4-2例4-2逻辑电路图仿真

第6页，课件共128页，创作于2023年2月7/24/20236

解：为了方便写表达式，在图中标注中间变量，比如F1、F2和F3。S第7页，课件共128页，创作于2023年2月7/24/20237表4-2例4-2真值表

该电路实现两个一位二进制数相加的功能。S是它们的和，C是向高位的进位。由于这一加法器电路没有考虑低位的进位，所以称该电路为半加器。根据S和C的表达式，将原电路图改画成图3-2（b）所示的逻辑图。图4-2（b）逻辑图第8页，课件共128页，创作于2023年2月7/24/202384.1.2组合逻辑电路的设计方法１.组合逻辑电路的设计步骤：

(1)分析设计要求，设置输入输出变量并逻辑赋值；(2)列真值表；(3)写出逻辑表达式，并化简；(4)画逻辑电路图。

与分析过程相反，组合逻辑电路的设计是根据给定的实际逻辑问题，求出实现其逻辑功能的最简单的逻辑电路。第9页，课件共128页，创作于2023年2月7/24/202392.组合逻辑电路设计方法举例。

例4-3一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统产生报警控制信号。设计一个产生报警控制信号的电路。解：(1)分析设计要求，设输入输出变量并逻辑赋值；

输入变量：烟感A、温感B，紫外线光感C；输出变量：报警控制信号Y。逻辑赋值：用1表示肯定，用0表示否定。第10页，课件共128页，创作于2023年2月7/24/202310

(2)列真值表；把逻辑关系转换成数字表示形式；

表3-2例3-3真值表ＡＢＣＹ００００００１００１０００１１１１０００１０１１１１０１１１１１

(3)由真值表写逻辑表达式，并化简；化简得最简式：第11页，课件共128页，创作于2023年2月7/24/202311图4-3例4-3的逻辑电路图

(4)画逻辑电路图：

用与非门实现，其逻辑图与例3-1相同。如果作以下变换：

用一个与或非门加一个非门就可以实现，其逻辑电路图如图4-3所示。第12页，课件共128页，创作于2023年2月7/24/202312例4-4有三个班学生上自习，大教室能容纳两个班学生，小教室能容纳一个班学生。设计两个教室是否开灯的逻辑控制电路，要求如下：(1)一个班学生上自习，开小教室的灯。(2)两个班上自习，开大教室的灯。(3)三个班上自习，两教室均开灯。解（１）确定输入、输出变量的个数:根据电路要求，设输入变量Ａ、Ｂ、Ｃ分别表示三个班学生是否上自习,1表示上自习,０表示不上自习；输出变量Ｙ、Ｇ分别表示大教室、小教室的灯是否亮,１表示亮,０表示灭。第13页，课件共128页，创作于2023年2月7/24/202313（２）列真值表：如表3-4所示。表4-4例4-3的真值表ABCYG0000010100111001011101110001011001101011第14页，课件共128页，创作于2023年2月7/24/202314

(４)画逻辑图:逻辑电路图如图4.5(a)所示。若要求用ＴTＬ与非门，实现该设计电路的设计步骤如下：首先,将化简后的与或逻辑表达式转换为与非形式；然后再画出如图4.5(b)所示的逻辑图；最后，画出用与非门实现的组合逻辑电路。

（３）化简:利用卡诺图化简,如图3.4所示可得:第15页，课件共128页，创作于2023年2月7/24/202315图4-4例4-3的卡诺图第16页，课件共128页，创作于2023年2月7/24/202316图4-5例4-3的逻辑图

(a)直接实现；(b)用与非门实现第17页，课件共128页，创作于2023年2月7/24/202317练习：1、设计一个A、B、C三人表决电路。当表决某个提案时，多数人同意，提案通过。用与非门实现。第18页，课件共128页，创作于2023年2月7/24/202318作业题P841、4.12、4.23、4.34、4.4第19页，课件共128页，创作于2023年2月7/24/2023194.2.1

编码器4.2常用中规模集成组合逻辑器件及其应用第20页，课件共128页，创作于2023年2月7/24/202320

人们为解决实践上遇到的各种逻辑问题，设计了许多逻辑电路。然而，我们发现，其中有些逻辑电路经常、大量出现在各种数字系统当中。为了方便使用，各厂家已经把这些逻辑电路制造成中规模集成的组合逻辑电路产品。

比较常用的有编码器、译码器、数据选择器、加法器和数值比较器等等。下面分别进行介绍。第21页，课件共128页，创作于2023年2月7/24/202321生活中常用十进制数及文字、符号等表示事物。4.2.1编码器数字电路只能以二进制信号工作。

用二进制代码表示文字、符号或者数码等特定对象的过程，称为编码。实现编码的逻辑电路，称为编码器。编码器译码器第22页，课件共128页，创作于2023年2月7/24/202322

对M个信号编码时，应如何确定位数N？N位二进制代码可以表示多少个信号？例：对101键盘编码时，采用几位二进制代码？

编码原则：N位二进制代码可以表示2N个信号，则对M个信号编码时，应由2N≥M来确定位数N。例：对101键盘编码时，采用了7位二进制代码ASCⅡ码。27＝128＞101。目前经常使用的编码器有普通编码器和优先编码器两种。第23页，课件共128页，创作于2023年2月7/24/2023234.2.1.1普通编码器

定义：任何时刻只允许输入一个有效编码请求信号，否则输出将发生混乱。

举例：以一个三位二进制普通编码器为例，说明普通编码器的工作原理。图4-4普通编码器的方框图输入：八个信号（对象）

I0~I7

（二值量）八个病房呼叫请求输出：三位二进制代码

Y2Y1Y0称八线—三线编码器对病房编码第24页，课件共128页，创作于2023年2月7/24/202324

I0

I1I2

I3I4

I5

I6

I7Y2Y1Y0１０００００００００００１００００００００１００１００００００１００００１０００００１１００００１０００１０００００００１００１０１００００００１０１１００００００００１１１１表4-5编码器输入输出的对应关系设输入信号为1表示对该输入进行编码。任何时刻只允许输入一个编码请求表达式、电路图？其它输入取值组合不允许出现，为无关项。第25页，课件共128页，创作于2023年2月7/24/2023254.2.1.2优先编码器

在优先编码器中，允许同时输入两个以上的有效编码请求信号。当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。

优先级别的高低由设计者根据输入信号的轻重缓急情况而定。如根据病情而设定优先权。第26页，课件共128页，创作于2023年2月7/24/202326表4-674LS148电路的功能表例：八线—三线优先编码器74LS148第27页，课件共128页，创作于2023年2月7/24/202327

74LS148的逻辑功能描述：(1)编码输入端：逻辑符号输入端上面均有“—”号，这表示编码输入低电平有效。I0~I7低电平有效允许编码，但无有效编码请求优先权最高第28页，课件共128页，创作于2023年2月7/24/202328

(2)编码输出端：从功能表可以看出，74LS148编码器的编码输出是反码。Y2、Y1、Y0第29页，课件共128页，创作于2023年2月7/24/202329

（3）选通输入端：只有在=0时，编码器才处于工作状态；而在=1时，编码器处于禁止状态，所有输出端均被封锁为高电平。SS禁止状态工作状态第30页，课件共128页，创作于2023年2月7/24/202330允许编码，但无有效编码请求正在优先编码

（4）选通输出端YS和扩展输出端YEX：为扩展编码器功能而设置。第31页，课件共128页，创作于2023年2月7/24/202331图4-674LS148的逻辑符号

以上通过对74LS148编码器逻辑功能的分析，介绍了通过MSI器件逻辑功能表了解集成器件功能的方法。

要求初步具备查阅器件手册的能力。不要求背74LS148的功能表。第32页，课件共128页，创作于2023年2月7/24/202332图4-7用74LS148接成的16线—4线优先编码器优先权最高(2)片无有效编码请求时才允许(1)片编码编码输出的最高位编码输出为原码第33页，课件共128页，创作于2023年2月7/24/2023334.2.2译码器

译码：编码的逆过程，将编码时赋予代码的特定含义“翻译”出来。

译码器：实现译码功能的电路。

常用的译码器有二进制译码器、二-十进制译码器和显示译码器等。二进制代码原来信息编码对象编码译码第34页，课件共128页，创作于2023年2月7/24/2023344.2.2.1二进制译码器

图4-7三位二进制译码器的方框图输入：二进制代码（N位），输出：2N个，每个输出仅包含一个最小项。

输入是三位二进制代码、有八种状态，八个输出端分别对应其中一种输入状态。因此，又把三位二进制译码器称为3线—8线译码器。第35页，课件共128页，创作于2023年2月7/24/2023351.74LS138的逻辑功能内部电路图负逻辑与非门译码输入端S为控制端（又称使能端）

S=1译码工作

S=0禁止译码，输出全1

输出端为便于理解功能而分析内部电路第36页，课件共128页，创作于2023年2月7/24/202336表4-674LS138的功能表译中为0高电平有效低电平有效禁止译码译码工作第37页，课件共128页，创作于2023年2月7/24/202337图4-874LS138的逻辑符号低电平有效输出三位二进制代码使能端第38页，课件共128页，创作于2023年2月7/24/202338

如74LS138的功能表所示，当S1接+5V，S2和S3接地时，得到对应个输入端的输出Y：第39页，课件共128页，创作于2023年2月7/24/20233974LS138的逻辑功能三个译码输入端（又称地址输入端）A2、A1、A0，八个译码输出端，以及三个控制端（又称使能端）、、。、，是译码器的控制输入端，当=1、+=0(即=1,和均为0)时，GS输出为高电平，译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平。S1S2S1S2S3S1S2S3S1S3S2Y0~Y7S3第40页，课件共128页，创作于2023年2月7/24/202340

当译码器处于工作状态时，每输入一个二进制代码将使对应的一个输出端为低电平，而其它输出端均为高电平。也可以说对应的输出端被“译中”。

74LS138输出端被“译中”时为低电平，所以其逻辑符号中每个输出端上方均有“—”符号。

Y0~Y7第41页，课件共128页，创作于2023年2月7/24/202341

2.应用举例

(1)功能扩展(利用使能端实现)

图3-9用两片74LS138译码器构成4线—16线译码器A3=0时，片Ⅰ工作，片Ⅱ禁止A3=1时，片Ⅰ禁止，片Ⅱ工作扩展位控制使能端第42页，课件共128页，创作于2023年2月7/24/202342(2)实现组合逻辑函数F（A，B，C）

比较以上两式可知，把3线—8线译码器74LS138地址输入端（A2A1A0）作为逻辑函数的输入变量（ABC），译码器的每个输出端Yi都与某一个最小项mi相对应，加上适当的门电路，就可以利用译码器实现组合逻辑函数。第43页，课件共128页，创作于2023年2月7/24/202343例4-4试用74LS138译码器实现逻辑函数：解：因为则第44页，课件共128页，创作于2023年2月7/24/202344

因此，正确连接控制输入端使译码器处于工作状态，将、、、、经一个与非门输出，A2、A1、A0分别作为输入变量A、B、C，就可实现组合逻辑函数。Y1Y３Y６Y５Y７图4-10例4-4电路图第45页，课件共128页，创作于2023年2月7/24/2023454.2.2.2二-十进制译码器

二—十进制译码器的逻辑功能是将输入的BCD码译成十个输出信号。图4-11二—十进制译码器74LS42的逻辑符号第46页，课件共128页，创作于2023年2月7/24/202346表4-7二-十进制译码器74LS42的功能表译中为0拒绝伪码第47页，课件共128页，创作于2023年2月7/24/202347设计举例：1、用译码器设计组合逻辑电路例：试用3线-8线译码器74LS138和适当的门电路构成一个1位二进制全加器。解:已知全加器真值表Sn

Cn0000000110010100110110010101011100111111An

Bn

Cn-1第48页，课件共128页，创作于2023年2月7/24/202348Sn=Σ(1,2,4,7)Cn=Σ(3,5,6,7)用2个与非门和一个4选1实现两输出电路设计。第49页，课件共128页，创作于2023年2月7/24/2023494.2.2.3显示译码器

在数字测量仪表和各种数字系统中，都需要将数字量直观地显示出来，一方面供人们直接读取测量和运算的结果，另一方面用于监视数字系统的工作情况。数字显示电路是数字设备不可缺少的部分。数字显示电路通常由显示译码器、驱动器和显示器等部分组成，如图4-12所示。

第50页，课件共128页，创作于2023年2月7/24/202350图4-12数字显示电路的组成方框图1.数字显示器件

数字显示器件是用来显示数字、文字或者符号的器件，常见的有辉光数码管、荧光数码管、液晶显示器、发光二极管数码管、场致发光数字板、等离子体显示板等等。本书主要讨论发光二极管数码管。第51页，课件共128页，创作于2023年2月7/24/202351

（1）发光二极管（LED）及其驱动方式

LED具有许多优点，它不仅有工作电压低(1.5～3V)、体积小、寿命长、可靠性高等优点，而且响应速度快(≤100ns)、亮度比较高。一般LED的工作电流选在5~10mA，但不允许超过最大值（通常为50mA）。LED可以直接由门电路驱动。

第52页，课件共128页，创作于2023年2月7/24/202352

图（a）是输出为低电平时，LED发光，称为低电平驱动；图（b）是输出为高电平时，LED发光，称为高电平驱动；采用高电平驱动方式的TTL门最好选用OC门。

图4-13门电路驱动LED(a)低电平驱动(b)高电平驱动R为限流电阻第53页，课件共128页，创作于2023年2月7/24/202353图4-14七段显示LED数码管(a)外形图(b)共阴型(c)共阳型

(2)LED数码管LED数码管又称为半导体数码管，它是由多个LED按分段式封装制成的。LED数码管有两种形式：共阴型和共阳型。公共阴极公共阳极高电平驱动低电平驱动第54页，课件共128页，创作于2023年2月7/24/202354图4-15七段数码管字形显示方式2．七段显示译码器

（1）七段字形显示方式LED数码管通常采用图3-15所示的七段字形显示方式来表示0-9十个数字。

第55页，课件共128页，创作于2023年2月7/24/202355图4-1674LS49的逻辑符号

（2）七段显示译码器

灭灯控制端8421BCD码七段代码

七段显示器译码器把输入的BCD码，翻译成驱动七段LED数码管各对应段所需的电平。

74LS49是一种七段显示译码器。第56页，课件共128页，创作于2023年2月7/24/202356表4-874LS49的功能表8421BCD码禁止码灭灯状态第57页，课件共128页，创作于2023年2月7/24/202357

译码输入端：D、C、B、A，为8421BCD码；

七段代码输出端：abcdefg，某段输出为高电平时该段点亮，用以驱动高电平有效的七段显示LED数码管；灭灯控制端：IB，当IB=1时，译码器处于正常译码工作状态；若IB=0，不管D、C、B、A输入什么信号，译码器各输出端均为低电平，处于灭灯状态。利用IB信号，可以控制数码管按照要求处于显示或者灭灯状态，如闪烁、熄灭首尾部多余的0等。第58页，课件共128页，创作于2023年2月7/24/202358图4-1774LS49驱动LED数码管电路

图4-17是一个用七段显示译码器74LS49驱动共阴型LED数码管的实用电路。第59页，课件共128页，创作于2023年2月7/24/202359如何用74LS138译码器实现如下逻辑函数？复习第60页，课件共128页，创作于2023年2月7/24/202360作业题P851、3.7（1、3）2、3.17第61页，课件共128页，创作于2023年2月7/24/2023614.2.3数据选择器4.2.4加法器

4.2.5

数值比较器第62页，课件共128页，创作于2023年2月7/24/202362复习

LED数码管有哪两种形式？高电平有效的七段显示译码器应驱动哪种LED数码管？第63页，课件共128页，创作于2023年2月7/24/202363

在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路，叫做数据选择器，也称为多路选择器,其作用相当于多路开关。常见的数据选择器有四选一、八选一、十六选一电路。

4.2.3数据选择器第64页，课件共128页，创作于2023年2月7/24/202364以四选一数据选择器为例。(1)四选一数据选择器的逻辑电路图图4-1四选一数据选择器电路4.2.3.1数据选择器的工作原理地址输入端控制输入端数据输入端输出端第65页，课件共128页，创作于2023年2月7/24/202365(2)四选一数据选择器的功能表表4-1四选一数据选择器的功能表输入输出S

A1

A0Y0××0100D0101D1110D2111D3第66页，课件共128页，创作于2023年2月7/24/2023664.2.3.2八选一数据选择器74LS151三个地址输入端A2、A1、A0，八个数据输入端D0~D7，两个互补输出的数据输出端Y和Y，一个控制输入端S。图4-274LS151的逻辑符号

第67页，课件共128页，创作于2023年2月7/24/202367

表4-274LS151的功能表

禁止状态工作状态第68页，课件共128页，创作于2023年2月7/24/2023684.2.3.3应用举例1.功能扩展

用两片八选一数据选择器74LS151，可以构成十六选一数据选择器。

试回忆用两片3－8线译码器74LS138实现4－16线译码器的方法。

利用使能端（控制端）。第69页，课件共128页，创作于2023年2月7/24/202369图4-3用74LS151构成十六选一数据选择器

扩展位接控制端A3=1时，片Ⅰ禁止，片Ⅱ工作A3=0时，片Ⅰ工作，片Ⅱ禁止输出需适当处理（该例接或门）仿真

第70页，课件共128页，创作于2023年2月7/24/2023702．实现组合逻辑函数

比较可知，表达式中都有最小项mi，利用数据选择器可以实现各种组合逻辑函数。组合逻辑函数8选14选1第71页，课件共128页，创作于2023年2月7/24/202371

例4-5试用八选一电路实现

解：将A、B、C分别从A2、A1、A0输入，作为输入变量，把Y端作为输出F。因为逻辑表达式中的各乘积项均为最小项，所以可以改写为根据八选一数据选择器的功能，令第72页，课件共128页，创作于2023年2月7/24/202372具体电路见图4-4：

图4-4例4-5电路图D0=D3=D5=D7=1D1=D2=D4=D6=0S＝0仿真

第73页，课件共128页，创作于2023年2月7/24/202373ABCF00010010010001111000101111001111真值表对照法注意变量高低位顺序！第74页，课件共128页，创作于2023年2月7/24/202374

例4-6试用八选一电路实现三变量多数表决电路。表4-11例4-6的真值表ABCF00000010010001111000101111011111

解：假设三变量为A、B、C，表决结果为F，则真值表如表4-11所示。第75页，课件共128页，创作于2023年2月7/24/202375在八选一电路中，将A、B、C从A2、A1、A0输入，令D3=D5=D6=D7=1D0=D1=D2=D4=0S＝0F＝Y则可实现三变量多数表决电路，具体电路图请读者自行画出。则第76页，课件共128页，创作于2023年2月7/24/202376

思考：若用8选1实现4变量的函数，或者用4选1实现3变量的函数，即地址输入端的个数比变量个数小1，如何实现？如：ABCF00010010010001111000101111001111输入输出S

A1

A0Y0××0100D0101D1110D2111D3第77页，课件共128页，创作于2023年2月7/24/202377

例4-7图4－7是由双4选1数据选择器74LS153和门电路组成的组合逻辑电路。试分析输出Z与输入X3、X2、X1、X0之间的逻辑关系。4.2.3.4分析举例图4－5例4-7电路图第78页，课件共128页，创作于2023年2月7/24/202378

（1）划分功能块本题只有一块MSI电路，可以只划分一个功能块。

（2）分析功能块的功能通过查74LS153的功能表，知道它是一块双4选1数据选择器。其中：A1、A0是地址输入端，Y是输出端；74LS153的控制输入端为低电平有效；数据选择器处于禁止状态时，输出为0。

解：第79页，课件共128页，创作于2023年2月7/24/202379

图4-5电路的输出端是Z，Z=1Y+2Y；输入端为X3、X2、X1、X0。当X3＝1时，2S＝1、1S＝0，数据选择器2处于禁止状态，而数据选择器1处于工作状态；当X3＝0时，数据选择器1处于禁止状态，数据选择器2处于工作状态。第80页，课件共128页，创作于2023年2月7/24/202380图4-78选1功能框图

显然，图4－6电路构成了一个8选1数据选择器，其输出为Z，地址输入端为X3、X1、X0。图4－6电路可用图4-7的功能框图来表示。第81页，课件共128页，创作于2023年2月7/24/202381

（3）分析整体电路的逻辑功能

把图4－7电路看成一个8选1数据选择器，可得出例4-7电路的功能表。表4-7例4-7电路的功能表X3X2X1X0Z0×××11000110011101001011011000110101110011110

分析电路的功能表，当X3X2X1X0为8421BCD码0000～1001时，电路的输出为1，否则输出为0。可见该电路可实现检测8421BCD码的逻辑功能。第82页，课件共128页，创作于2023年2月7/24/2023824.2.4加法器

算术运算是数字系统的基本功能，更是计算机中不可缺少的组成单元。本节介绍实现加法运算的逻辑电路。4.2.4.1全加器本章的3.1节讨论过半加器电路，它是不考虑低位进位的加法器。

全加器能把本位两个加数An

、

Bn

和来自低位的进位Cn-1三者相加，得到求和结果Sn

和该位的进位信号Cn。第83页，课件共128页，创作于2023年2月7/24/202383表3-12全加器的真值表Sn

Cn0000000110010100110110010101011100111111An

Bn

Cn-1由真值表写最小项之和式，再稍加变换得：第84页，课件共128页，创作于2023年2月7/24/202384Sn

Cn0000000110010100110110010101011100111111An

Bn

Cn-1由真值表写最小项之和式，再稍加变换得：第85页，课件共128页，创作于2023年2月7/24/202385

图4-7全加器（a）电路图（b）逻辑符号由表达式得逻辑图：第86页，课件共128页，创作于2023年2月7/24/2023864.2.4.2多位加法器

74LS283电路是一个四位加法器电路，可实现两个四位二进制数的相加，其逻辑符号如图3-23所示。

全加器可以实现两个一位二进制数的相加，要实现多位二进制数的相加，可选用多位加法器电路。第87页，课件共128页，创作于2023年2月7/24/202387图4-874LS283电路的逻辑符号CI是低位的进位，CO是向高位的进位，A3A2A1A0和B3B2B1B0是两个二进制待加数，S3、S2、S1、S0是对应各位的和。

第88页，课件共128页，创作于2023年2月7/24/202388

多位加法器除了可以实现加法运算功能之外，还可以实现组合逻辑电路。图4-9由74LS283构成的代码转换电路8421BCD码0011余3码

例：将8421BCD码转换成余3码。

余3码＝8421BCD码＋3(即0011)第89页，课件共128页，创作于2023年2月7/24/2023894.2.5数值比较器

数值比较器：能够比较数字大小的电路。

1.两个一位数A和B相比较的情况：(1)A＞B：只有当A=1、B=0时，A＞B才为真；(2)A＜B：只有当A=0、B=1时，A＜B才为真；(3)A=B：只有当A=B=0或A=B=1时，A=B才为真。

ABYA>BYA<BYA=B00001010101010011001第90页，课件共128页，创作于2023年2月7/24/202390图4-974LS85的逻辑符号如果要比较两个多位二进制数A和B的大小？必须从高向低逐位进行比较。

2.四位数值比较器74LS85级联输入便于功能扩展第91页，课件共128页，创作于2023年2月7/24/202391表4-374LS85的功能表输入级联输入输出A3，B3A2，B2A1，B1A0，B0IA＞BIA＜BIA=BFA＞BFA＜BFA=B10××××××10001××××××010A3=B310×××××100A3=B301×××××010A3=B3A2=B210××××100A3=B3A2=B201××××010A3=B3A2=B2A1=B110×××100A3=B3A2=B2A1=B101×××010A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0010010A3=B3A2=B2A1=B1A0=B0001001A3=B3A2=B2A1=B1A0=B0××1001第92页，课件共128页，创作于2023年2月7/24/2023924.3组合电路中的冒险

4.3.1冒险现象在前面的逻辑电路中往往把组件看成是理想的，我们只讨论输入和输出的稳定状态之间的关系，没有考虑在传输过程中信号经过组件、导线所产生的延迟。这使得设计出来的逻辑电路尽管正确无误，工艺装配也符合要求，但实际工作中却可能出现错误的输出。对组合电路来说，这种错误的输出虽然是暂时的（在信号发生变化时，在输出端出现不希望的尖锋），信号稳定后错误会消失，但仍会引起工作的不可靠。我们称出现尖锋的现象为逻辑电路的冒险现象.第93页，课件共128页，创作于2023年2月7/24/202393

组合电路中的冒险现象分为逻辑冒险和功能冒险。前者是指在一个输入变量变化时，电路在瞬变过程中出现的短暂错误输出。而后者则指在多个变量同时变化时，电路在瞬变过程中出现的短暂错误输出。下面通过分析图3.36（a）所示的逻辑电路来说明逻辑冒险现象。第94页，课件共128页，创作于2023年2月7/24/202394

在图（a）所示电路中，若变量B=C=1，则在理想情况下，变量A由0变1或由1变0时，输出端应为：

第95页，课件共128页，创作于2023年2月7/24/202395

即输出应维持1不变。但实际情况是，由于信号通过不同的路径到达输出端，而不同的路径有不同的延迟时间，在输出端反映的信号变化就不是同时发生了。应当说明；在输入信号发生变化时，即使有延迟也并不一定会发生冒险。如在图所示电路中，A由0变1，则由于门3由1变0先于门2由0变1，这样门4输出维持为1不变，不发生0冒险。第96页，课件共128页，创作于2023年2月7/24/202396

另外，如果门电路有两个输入变量A、B同时向相反方向变化（如A由0变1，B由1变0），由于信号到输出端的路径、门的延迟时间不同，也可能产生0型或1型冒险（功能冒险）。第97页，课件共128页，创作于2023年2月7/24/202397

3.

部分常用的MSI组合逻辑电路的型号、名称和主要功能表表2-14第98页，课件共128页，创作于2023年2月7/24/202398型号名称主要功能74LS14710线-4线优先编码器

74LS1488线-3线优先编码器

74LS1498线-8线优先编码器

74LS424线-10线译码器BCD输入74LS1544线-16线译码器

74LS46七段显示译码器BCD输入、开路输出74LS47七段显示译码器BCD输入、开路输出74LS48七段显示译码器BCD输入、带上拉电阻74LS49七段显示译码器BCD输入、OC输出74LS15016选1数据选择器反码输出74LS1518选1数据选择器原、反码输出74LS153双4选1数据选择器

74LS2518选1数据选择器原、反码输出，三态74LS854位数值比较器

74LS8668位数值比较器

第99页，课件共128页，创作于2023年2月7/24/202399型号名称主要功能CC4014710线-4线优先编码器BCD输出CC45328线-3线优先编码器

CC4555双2线-4线译码器

CC45144线-16线译码器有地址锁存CC4511七段显示译码器锁存输出、BCD输入CC4055七段显示译码器BCD输入、驱动液晶显示器CC4056七段显示译码器BCD输入、有选通、锁存CC4519四2选1数据选择器

CC45128路数据选择器

CC40634位数值比较器

CC4014710线-4线优先编码器BCD输出返回第100页，课件共128页，创作于2023年2月7/24/2023100作业题P851、4.7（1、3）2、4.8（1、3）3、4.104、4、14第101页，课件共128页，创作于2023年2月7/24/2023101本章小结4.3单元级组合逻辑电路的设计和分析方法4.3.1单元级组合逻辑电路的设计4.3.2单元级组合逻辑电路的分析方法第102页，课件共128页，创作于2023年2月7/24/20231024.4.1单元级组合逻辑电路的设计方法设计的一般步骤：（1）根据逻辑问题列出真值表。（2）根据真值表写出逻辑表达式（3）逻辑表达式的变换，使其符合单元电路芯片的输入、输出要求。（4）画出逻辑电路图。第103页，课件共128页，创作于2023年2月7/24/2023103设计举例：1、用译码器设计组合逻辑电路例：试用3线-8线译码器74LS138和适当的门电路构成一个1位二进制全加器。解:已知全加器真值表Sn

Cn0000000110010100110110010101011100111111An

Bn

Cn-1第104页，课件共128页，创作于2023年2月7/24/2023104Sn=Σ(1,2,4,7)Cn=Σ(3,5,6,7)用2个与非门和一个4选1实现两输出电路设计。第105页，课件共128页，创作于2023年2月7/24/20231054.4.2单元级组合逻辑电路的分析方法

MSI组合逻辑电路的分析：以中规模集成器件为核心的组合逻辑电路的分析。本节将MSI电路按功能块进行划分，逐块分析各功能块电路，最后得出整个电路功能的分析方法，这种方法称为功能块级的电路分析，适用于更加复杂的逻辑电路分析。

第106页，课件共128页，创作于2023年2月7/24/20231064.7.1分析步骤图4-9功能块组合逻辑电路分析流程图

分析步骤（1）划分功能块（2）分析功能块的逻辑功能（3）分析整体逻辑电路的功能逻辑电路图划分功能块分析各块功能分析整体功能第107页，课件共128页，创作于2023年2月7/24/2023107

（1）划分功能块

首先根据电路的复杂程度和器件类型，视情形将电路划分为一个或多个逻辑功能块。功能块内部，可以是单片或多片MSI或SSI以及扩展组合的电路。分成几个功能块和怎样划分功能块，这取决于对常用功能电路的熟悉程度和经验。画出功能块电路框图有助于进一步的分析。

第108页，课件共128页，创作于2023年2月7/24/2023108

（2）分析功能块的逻辑功能

利用前面学过的常用功能电路的知识，分析各功能块逻辑功能。如有必要，可写出每个功能块的逻辑表达式或逻辑功能表。第109页，课件共128页，创作于2023年2月7/24/2023109

（3）分析整体逻辑电路的功能

在对各功能块电路分析的基础上，最后对整个电路进行整体功能的分析。如有必要，可以写出输入与输出的逻辑函数式，或列出功能表。应该注意，即使电路只有一个功能块，整体电路的逻辑功能也不一定是这个功能块原来的逻辑功能。第110页，课件共128页，创作于2023年2月7/24/2023110

例4-7图4－15是由双4选1数据选择器74LS153和门电路组成的组合逻辑电路。试分析输出Z与输入X3、X2、X1、X0之间的逻辑关系。3.7.2分析举例图4－15例4-7电路图第111页，课件共128页，创作于2023年2月7/24/2023111

（1）划分功能块本题只有一块MSI电路，可以只划分一个功能块。

（2）分析功能块的功能通过查74LS153的功能表，知道它是一块双4选1数据选择器。其中：A1、A0是地址输入端，Y是输出端；74LS153的控制输入端为低电平有效；数据选择器处于禁止状态时，输出为0。

解：第112页，课件共128页，创作于2023年2月7/24/2023112

图4－16电路的输出端是Z，Z=1Y+2Y；输入端为X3、X2、X1、X0。当X3＝1时，2S＝1、1S＝0，数据选择器2处于禁止状态，而数据选择器1处于工作状态；当X3＝0时，数据选择器1处于禁止状态，数据选择器2处于工作状态。第113页，课件共128页，创作于2023年2月7/24/2023113图4-178选1功能框图

显然，图4－15电路构成了一个8选1数据选择器，其输出为Z，地址输入端为X3、X1、X0。图4-17电路可用图4-16的功能框图来表示。第114页，课件共128页，创作于2023年2月7/24/2023114

（3）分析整体电路的逻辑功能

把图4-17电路看成一个8选1数据选择器，可得出例4-7电路的功能表。表4-7例4-7电路的功能表X3X2X1X0Z0×××11000110011101001011011000110101110011110

分析电路的功能表，当X3X2X1X0为8421BCD码0000～1001时，电路的输出为1，否则输出为0。可见该电路可实现检测8421BCD码的逻辑功能。第115页，课件共128页，创作于2023年2月7/24/2023115

例4-8图4-18电路由4位二进制超前进位全加器74LS283、数值比较器74LS85、七段显