微原-第6章教材课件

第六章存储器设计本章要点存储器是计算机系统的重要组成部分，用于存储计算机工作所必需的数据和程序。它分内存储器和外存储器。本章要求在了解半导体存储器工作原理的基础上，着重掌握微机或微机应用系统内存储器的构成及与CPU的连接方法。

一、半导体存储器的分类微机中内部存储器一般都使用半导体存储器，其特点是集成度高、成本低、存储速度快。半导体存储器的分类如下图所示。一、半导体存储器的分类半导体存储器只读存储器（ROM）读写存储器（RAM）静态RAM（SRAM）动态RAM（DRAM）掩膜ROM可编程ROM（PROM）紫外线光可擦除ROM（EPROM）电可擦除ROM（PROM）二、存储器的主要技术指标

半导体存储器的主要技术指标包括存储容量、存取速度、可靠性、功耗、工作温度范围和体积，其中最重要的是存储容量和存取速度（存取速度用最大存取时间来衡量）。

二、存储器的主要技术指标

（1）存储容量。存储容量是存储器的一个重要指标。存储容量是指存储器可以存储的二进制信息量，即：存储容量=字数×字长二、存储器的主要技术指标

而微机中经常用能存储的字节数来表示存储容量，并以KB（1024个字节）作为容量的单位。如64KB表示65536个字节。二、存储器的主要技术指标

（2）存取速度（最大存取时间）。存储器的存取时间定义为存储器从接收存储单元地址码开始，到取出或存入数据为止所需的时间，其上限值称为最大存取时间。存取时间的大小反映了存储速度的快慢。存取时间越小，则存取速度越快。超高速存储器的最大存取时间小于20ns，中速存储器在100-200ns之间，低速存储器在300ns以上。

三、存储器芯片介绍

Intel2114是1K×4SRAM，单一的+5V电源，所有的输入端和输出端都与TTL电路兼容。它的电原理图逻辑符号见图6.2.3。1.

Intel2114SRAM

三、存储器芯片介绍

图6.2.3（a）电原理图

三、存储器芯片介绍

图6.2.3（b）引脚符号功能Vcc

电源

写允许GND地

片选D0~D3数据输入/输出A0~A9地址输入

三、存储器芯片介绍

2114SRAM芯片的地址输入端10个（A0~A9

），在片内可以寻址210=1K个存储单元。4位共用的数据输入/输出端（D0~D3）采用三态控制，即每个存储单元可存储4位二进制信息，故2114芯片的容量为1K×4。

三、存储器芯片介绍

Intel6264是8K×8SRAM，单一的+5V电源，所有的输入端和输出端都与TTL电路兼容。它的电原理图逻辑符号如下图所示。2.

Intel6264SRAM

三、存储器芯片介绍

（a）电原理图

三、存储器芯片介绍

（b）功能表CS21001写允许1010读允许0XXXD0~D7

为高阻状态X1XX

三、存储器芯片介绍

常见的EPROM芯片有Intel2716（2K×8）、2732（4K×8）、2764（8K×8）、27128（16K×8）、27256、27512等。现以2764为例加以说明。3.

EPROM

芯片

三、存储器芯片介绍

2764电原理图

三、存储器芯片介绍

其中，为片选信号，为输出允许信号，为编程脉冲输入（50ms脉冲），VPP为编程电压，A0~A12为13根地址线，D0~D7为8位数据线。

三、存储器芯片介绍

正常工作（只读）时，VPP=

VCC=+5V,=+5V。

编程时，VPP=+25V（高压），端加入宽度为50ms的负脉冲。

四.CPU与存储器的连接

例1.在8088最大方式系统总线上扩充设计4K字节的SRAM存储器电路。SRAM芯片选用Intel2114，起始地址从00000H开始。试画出此存储器电路与系统总线的连接图。①确定总线及总线信号8088CPU最大方式系统总线D7-D0A19-A16A15-A0MEMWMEMRIOWIOR

四.CPU与存储器的连接由于计算机中的存储器是按字节组织的，所以无论用哪种存储器芯片，必须保证每个存储地址单元能够存放8位二进制信息。因此，用4位存储器芯片组成8位存储器模块时，可以用位并联的方法，即两片2114并联组成1K×8位模块。②确定存储器芯片数

四.CPU与存储器的连接通过并联每个地址单元位数扩充成8位（字节）后，再通过题目要设计的总容量进行容量的扩充。因为两片2114并联组成了1K×8位模块，所以4个这样的模块可组成4K×8位（4KB）的存储器电路。

所以共需4×2=8片2114芯片。

四.CPU与存储器的连接A19A18A17A16A15A14A13A12A11A10A9~A0③地址分析0000000000

0…00000000000

1…1片外寻址模块选择与2144芯片的A9~A0相连，作片内寻址≈≈≈高位不变地址部分，去参加译码，作2114的片选信号。1K

四.CPU与存储器的连接A19A18A17A16A15A14A13A12A11A10A9~A0③地址分析0000000001

0…00000000001

1…1片外寻址模块选择与2144芯片的A9~A0相连，作片内寻址≈≈≈高位不变地址部分，去参加译码，作2114的片选信号。1K

四.CPU与存储器的连接A19A18A17A16A15A14A13A12A11A10A9~A0③地址分析0000000010

0…00000000010

1…1片外寻址模块选择与2144芯片的A9~A0相连，作片内寻址≈≈≈高位不变地址部分，去参加译码，作2114的片选信号。1K

四.CPU与存储器的连接A19A18A17A16A15A14A13A12A11A10A9~A0③地址分析0000000011

0…00000000011

1…1片外寻址模块选择与2144芯片的A9~A0相连，作片内寻址≈≈≈高位不变地址部分，去参加译码，作2114的片选信号。1K

四.CPU与存储器的连接④电路连接D0~D3CSA0~A9WED0~D3CSA0~A9WED0~D3CSA0~A9WED0~D3CSA0~A9WED0~D3CSA0~A9WED0~D3CSA0~A9WED0~D3CSA0~A9WED0~D3CSA0~A9WE●●●●●●●●

模块1

模块2

模块3

模块4A9~A0A9~A0D4~D7D0~D3由1K×4SRAM构成的4K×8存储器模块⑤存储器地址译码电路设计4KB00000H00FFFH≈●●●●●●●A19A18A17A16A15A14A13A12\MEMWA11A10\MEMR模块1模块2模块3模块400000H~003FFH00400H~007FFH00800H~00BFFH00C00H~00FFFH●●74LS1383-8线译码器芯片介绍原理图

四.CPU与存储器的连接74LS138译码器功能表上题存储器地址译码电路设计也可以用74LS138实现。A19A18A17A16A15A14A13\MEMWA12A11\MEMR模块1模块2模块3模块4……G1Y0G2AY1G2BY2Y3CY4BY5AY6Y7A10+5V74LS138

四.CPU与存储器的连接A19A18A17A16A15A14A13A12A11A10A9~A000000000

00

0…000000000

00

1…1片外寻址≈≈≈作片外寻址的高位不变地址线全部参加了译码，这种译码方法称为全地址译码方法。

四.CPU与存储器的连接

全地址译码方法优缺点

优点：分配给每个存储器单元的地址是唯一的，节约了存储器空间。

缺点：参加译码的地址线多，电路复杂，浪费硬件。

四.CPU与存储器的连接A19A18A17A16A15A14A13A12A11A10A9~A0X

0000000

00

0…0

X0000000

00

1…1片外寻址≈≈≈作片外寻址的高位不变地址线部分参加译码，这种译码方法称为部分地址译码方法。

四.CPU与存储器的连接●●●●●●●A18A17A16A15A14A13A12/MEMWA11A10/MEMR模块1模块2模块3模块400000H~003FFH00400H~007FFH00800H~00BFFH00C00H~00FFFH如上例中A19不参加译码80000H~803FFH80400H~807FFH80800H~80BFFH80C00H~80FFFH

优点：译码电路简单，节约了硬件。

缺点：地址有重叠区，浪费存储空间。

∴若有n根地址线未参加译码，则有2n个地址重叠区。

四.CPU与存储器的连接部分地址译码方法优缺点

例2.在8088系统总线上扩充设计8K字节的SRAM存储器电路。SRAM芯片选用Intel6264，起始地址从04000H开始，译码电路采用74LS138。

四.CPU与存储器的连接1.计算此RAM存储区的最高地址为多少？

2.画出此存储器电路与系统总线的连接图。3.编写程序实现对此存储器区域进行自检。

四.CPU与存储器的连接①求存储区的最高地址因为Intel6264存储容量为8K×8（字节），所以设计此存储电路共需1片6264芯片。因此最高地址为：04000H+02000H-1=05FFFH

四.CPU与存储器的连接②电路设计8088CPU最大方式系统总线D7-D0A19-A16A15-A0MEMWMEMRIOWIOR确定总线及总线信号

四.CPU与存储器的连接

电路连接A0D0A12D7WEOE

CS1CS2

片选信号A12~A0D0~D7D0~D7+5V8088CPU最大方式系统总线

四.CPU与存储器的连接

6264……A19-A13A19A18A17A16A15A14A13A12A11A10A9~A00000010

0000…00000010

1111…1片外寻址与6264芯片的A12~A0相连，作片内寻址≈≈高位不变地址部分，去参加译码，作6264的片选信号。8K

地址分析

四.CPU与存储器的连接

译码电路设计A19A18A17A16\MEMWA15A14\MEMR片选信号A1374LS138+5VG1Y0G2AY1G2BY2

Y3CY4BY5AY6Y7

四.CPU与存储器的连接③存储器自检程序MOVAX,0400HMOVDS,AXMOVBX,0000HMOVCX,8*1024MOVAL,55HNEXT1:MOV[BX],ALCMP[BX],ALJNZERRORINCBXLOOPNEXT1

四.CPU与存储器的连接MOVBX,0000HMOVAL,0AAHNEXT2:MOV[BX],ALCMP[BX],ALJNZERRORINCBXLOOPNEXT2ERROR:………

四.CPU与存储器的连接

例3.在8086最小方式系统总线上扩充设计16K字节的SRAM存储器电路。SRAM芯片选用Intel6264，起始地址从04000H开始，译码电路采用74LS138。

四.CPU与存储器的连接1.计算此RAM存储区的最高地址为多少？

2.画出此存储器电路与系统总线的连接图。

四.CPU与存储器的连接①求存储区的最高地址因为Intel6264存储容量为8K×8（字节），所以设计此存储电路共需2片6264芯片。其中，1片作奇地址存储器，另1片作偶地址存储器，因此最高地址为：04000H+04000H-1=07FFFH

四.CPU与存储器的连接8086CPU最小方式系统总线D15-D8D7-D0A19-A16A15-A0BHEM/IOWRRDNMIINTRINTA

四.CPU与存储器的连接确定总线及总线信号②电路设计

电路连接A0D0A12D7WEOE

CS1CS2

偶片选信号A13~A1D0~D7D0~D7+5V8086CPU最小方式系统总线

四.CPU与存储器的连接

6264……A0D0A12D7WEOE

CS1CS2

奇片选信号A13~A1D8~D15

6264……D8~D15BHEA0●●●M/IOA19A18A17A16A15A14A13A12A11A10A9~A100000100000…000000101111…1片外寻址与6264芯片的A12~A0相连，作片内寻址≈≈高位不变地址部分，去参加译码，作6264的片选信号。8K

地址分析

四.CPU与存储器的连接

译码电路设计A19A18A17\RDA16A15\WE偶片选信号A1474LS138M/IOG1Y0G2AY1G2BY2

Y3CY4BY5AY6Y7

四.CPU与存储器的连接奇片选信号\BHEA0●

例4.在8088最大方式系统总线上扩充设计8K字节的ROM存储器电路。ROM芯片选用Intel2764，起始地址从FE000H开始，译码电路采用74LS138。

四.CPU与存储器的连接1.计算此ROM存储区的最高地址为多少？

2.画出此存储器电路与系统总线的连接图。

四.CPU与存储器的连接①求存储区的最高地址因为Intel2764存储容量为8K×8（字节），所以设计此存储电路共需1片2764芯片。因此最高地址为：

FE000H+02000H-1=FFFFFH

四.CPU与存储器的连接

四.CPU与存储器的连接确定总线及总线信号②电路设计8088CPU最大方式