微电子器件课件带标注

4.9 MOSFET

的发展方向MOSFET的发展方向主要是沟道长度的不断缩短，目前已经缩短到小于0.1

mm

。这种发展趋势可以用摩尔定律来描述：

MOS

集成电路的集成度每18个月翻一番，最小线宽每6年下降一半。目前的最小线宽已达到22nm。MOSFET的发展过程，就是在不断缩短沟道长度的同时，尽量设法消除或削弱短沟道效应的过程。掌握恒场等比例缩小法则，后面和工艺相关的内容了解一下也有好处获取业内最新发展动态：ITRS:

International

Technology

Roadmap

for

Semiconductors由欧洲、日本、韩国、台湾、美国五个主要的芯片制造地区发起的。发起组织分别是ESIA（欧洲半导体工业协会),JEITA（日本电子与信息技术工业协会),KSIA（韩国半导体工业协会),TSIA（台湾半导体工业协会),SIA（美国半导体工业联盟)。ITRS的目的是确保集成电路(IC)和使用IC的产品在成本效益基础上的性能改进，从而持续半导体产业的健康和成功。补充：摩尔定律超摩尔定律more

than

Moore4.9.1

按比例缩小的MOSFET为了消除或削弱短沟道效应，除了采用一些特殊的结构外，在VLSI

中，主要采用按比例缩小法则。1、恒场按比例缩小法则设K

为缩小因子，K

>1

。恒场按比例缩小法则要求jOXOXjGSDSGSDS,,xTKKVVKKT

¢x¢L¢=

L

,

Z

¢=

Z

,K

K==

,V

¢V

¢NA¢=

KNA

,==pdpdpdpd,tKK

2PtK

3t¢P¢t¢=dVG¢Sd

ln

ID¢sub延迟=

,

功耗

P¢=

P

,功耗延迟乘积亚阈区摆幅S¢=不变。这时器件及集成电路的性能发生如下改变：TDTDVIK

KK跨导gm¢s

不变，最高工作频率fT¢=KfTV

¢I

¢»=

,阈电压,

漏极电流总栅电容C¢=C

,2、恒场按比例缩小法则的局限性亚阈区摆幅S

不变会使亚阈电流相对增大，对动态存储器特别不利。某些电压参数不能按比例缩小，例如Vbi

和2fFB

等。表面反型层厚度b

不能按比例缩小。可以将反型层看作一个极板间距为b

且与COX

相串联的电容，使总的有效栅电容偏离反比于TOX

的关系而逐渐饱和。寄生电阻的限制。电源电压不能完全按比例缩小。AAFPFPi

ikT

NkT

KNq

n

q

n¢¢f

=ln

=

ln»

f3、其它按比例缩小法则(1)

修正的恒场按比例缩小法则恒亚阈电流缩小法则恒压按比例缩小法则1minj

OXd,Sd,D(2)

L)

2

3=

A

x

T

(x

+

x4.9.2

双扩散MOSFET特点：沟道长度由两次反型扩散的结深之差决定。可以使沟道长度制作得又短又精确。在沟道和漏区之间插入一个N-漂移区，可以减小寄生电容C¢gd

，提高漏源击穿电压，减小沟道长度调制效应，防止漏源穿通，抑制衬底电流和热电子效应等。特点：由于兰宝石的优良绝缘性而大大减小了源、漏区与衬底之间的寄生电容，故具有较高的速度。此外，在SOS

结构中可以腐蚀掉不需要的部分，只剩下MOSFET

的有源部分，可在集成电路中实现各MOSFET

之间的完全电隔离。4.9.3 SOS（Silicon

On

Sapphire）-

MOSFET在兰宝石(α-Al2O3)衬底上外延生长单晶硅薄膜，在此薄膜上制作的MOSFET，称为SOS-MOSFET。SOI技术由IBM公司在1998年研制成功，并于2000年正式应用。SOI硅绝缘技术是指在半导体的绝缘层（如二氧化硅）上，通过特殊工艺，再附着非常薄的一层硅，在这层SOI层之上再制造电子器件。SOI与传统的半导体生产工艺（一般称为bulk

CMOS）相比,可使CPU的性能提高性能25%-35%，降低功耗

1.7-3倍。补充：SOI（Silicon

On

insulator）

-MOSFET补充：SOI（Silicon

On

insulator）

-MOSFET优点：1、寄生效应小。2、高速、低功耗。3、集成度高。4、抗辐照功能强。5、减小了闭锁效应。6、工艺制备相对SOS简单。缺点：严重的自热效应和浮体效应4.9.4

深亚微米MOSFET1、量子效应的影响对于深亚微米MOSFET，根据按比例缩小法则，必须采用重掺杂衬底和薄栅技术。这样能带在表面的弯曲将形成足够窄的势阱，使反型层中的载流子在界面处量子化。计算表明，量子效应使反型层电子浓度的峰值离开界面。可以将该现象等效为栅氧化层厚度的增加，从而导致漏极电流的衰退。2、栅耦合按比例缩小法则要求MOSFET

的栅氧化层厚度随沟道长度的缩短而减薄，以保持栅电极与沟道电荷之间有足够的耦合。每一代新的MOSFET

都采用了更薄的栅氧化层。但是栅氧化层厚度的减薄将受到下面几个因素的限制。首先，当栅氧化层非常薄时，栅极与沟道之间的电子隧道效应电流将显著增大，导致栅电流的增大和输入阻抗的下降。其次，以下三个因素使有效栅氧化层厚度不能随实际栅氧化层厚度的减薄而下降。有一定厚度的表面反型层可等效为一个与栅氧化层电容

COX串连的反型层电容，削弱了栅电极对沟道电荷的耦合作用，相当于增加了有效栅氧化层厚度。量子效应使反型层电子浓度的峰值不在表面，而在表面以下约1

nm

处，这也相当于增加了有效栅氧化层厚度。MOS集成电路中都采用硅栅技术。当硅栅中靠氧化层一侧的部分多晶硅发生耗尽时，这层耗尽层就起到了绝缘层的作用，再次增加了有效栅氧化层厚度。为了避免隧道穿透效应，可以通过提高栅介质的介电常数而不是降低栅介质的厚度的方法来提高栅电容。为了避免多晶硅出现耗尽层的影响，可以采用难熔金属或难熔金属硅化物作为栅电极材料。3、速度过冲效应在电子的输运过程中，如果不能发生足够的散射，就会导致电子被加速到超过饱和漂移速度的速度，这种现象称为速度过冲效应。速度过冲效应将使电子的