模拟电子技术基础-黄瑞祥-课件-第4章-场效应管及其放大电路

4场效应管放大电路4.1MOS场效应管及其特性4.3场效应管放大电路中的偏置4.4场效应管放大电路分析4.2结型场效应管及其特性4场效应管放大电路4场效应管放大电路场效应管（FET）是一种电压控制电流源器件。特点：输入电阻大，温度稳定性好，制造工艺简单，集成度高等。由于FET是依靠一种载流子导电（电子或空穴），故又称单极型三极管。4场效应管放大电路FET的分类如下：

MOSFET是指它的结构为：金属—氧化物—半导体的场效应管。Metal-Oxide-SemiconductorFieldEffectTransistor.4.1MOS场效应管及其特性

4.1.1增强型MOSFET（EMOSFET）以N沟道为例，图3-1-1为N-EMOSFET的结构示意图。图（a）结构示意图中，典型值L=1～10µm，W=2～500µm，氧化层厚度范围0.02～0.1µm。从图（a）可以看出，其物理结构为金属——氧化物——半导体的FET，故称为MOSFET。图4-1-1(b)是N-EMOSFET的电路符号，图中衬底极的箭头方向是PN结加正偏时的正向电流方向，说明衬底相连的是P区，沟道是N型的；电路符号中漏极D到源极S之间用虚线，表示初始时没有导电沟道，属于增强型。图4-1-1（c）是当衬底U与源极S相连时N沟道EMOSFET的简化电路符号，图中箭头方向为实际电流的方向。图4-1-1N-EMOSFET的结构示意图和电路符号

4.1.1增强型MOSFET（EMOSFET）1、结构4.1.1增强型MOSFET（EMOSFET）2、工作原理在一般情况下，源极S与衬底U（或B）相连，即。正常工作时，源区和漏区的两个N+区与衬底之间的PN结必须外加反偏电压，即漏极对源极的电压VDS

为正值。（1）栅源电压VGS的控制作用当VGS=0V时，因为漏源之间被两个背靠背的PN结隔离，因此，即使在D、S之间加上电压,在D、S间也不可能形成电流。当0＜VGS＜VGS(th)

（或VT）(开启电压)时，通过栅极和衬底间的电容作用，将栅极下方P型衬底表层的空穴向下排斥，同时，使两个N区和衬底中的自由电子吸向衬底表层，并与空穴复合而消失，结果在衬底表面形成一薄层负离子的耗尽层。漏源间仍无载流子的通道。管子仍不能导通，处于截止状态。2.工作原理4.1.1增强型MOSFET（EMOSFET）4.1.1增强型MOSFET（EMOSFET）这时，若在漏源间加电压VDS，就能产生漏极电流ID，即管子开启。

VGS值越大，沟道内自由电子越多，沟道电阻越小，在同样VDS

电压作用下，ID

越大。这样，就实现了输入电压VGS

对输出电流ID

的控制。当VGS＞VGS(th)（或VT）时，衬底中的电子进一步被吸至栅极下方的P型衬底表层，使衬底表层中的自由电子数量大于空穴数量，该薄层转换为N型半导体，称此为反型层。形成N源区到N漏区的N型沟道。我们把开始形成反型层的VGS电压值称为该管的开启电压VGS(th)（或VT）

。ID当VGS＞VT（VGS(th)）且固定为某值的情况下，若给漏源间加正电压VDS则源区的自由电子将沿着沟道漂移到漏区，形成漏极电流ID，当ID从D

S流过沟道时，沿途会产生压降，进而导致沿着沟道长度上栅极与沟道间的电压分布不均匀。源极端电压最大，为VGS

，由此感生的沟道最深；离开源极端，越向漏极端靠近，则栅—沟间的电压线性下降，由它们感生的沟道越来越浅；直到漏极端，栅漏间电压最小，其值为：

VGD=VGS-VDS

,由此感生的沟道也最浅。可见，在VDS作用下导电沟道的深度是不均匀的，沟道呈锥形分布。若VDS进一步增大，直至VGD=VT，即VGS-VDS=VT或VDS=VGS-VT

时，则漏极端沟道消失，出现预夹断点。A(2)漏源电压VDS对沟道导电能力的影响4.1.1增强型MOSFET（EMOSFET）当VDS为0或较小时，VGD＞VT，此时VDS

基本均匀降落在沟道中，沟道呈斜线分布。

当VDS增加到使VGD=VT时，漏极处沟道将缩减到刚刚开启的情况，称为预夹断。源区的自由电子在VDS电场力的作用下，仍能沿着沟道向漏端漂移，一旦到达预夹断区的边界处，就能被预夹断区内的电场力送至漏区，形成漏极电流ID

。

当VDS增加到使VGDVT时，预夹断点向源极端延伸成小的预夹断区。由于预夹断区呈现高阻，而未夹断沟道部分为低阻，因此，VDS增加的部分基本上降落在该夹断区内，而沟道中的电场力基本不变，漂移电流基本不变，所以，从漏端沟道出现预夹断点开始，ID基本不随VDS增加而变化。4.1.1增强型MOSFET（EMOSFET）根据以上分析，可以画出VGS>VGS(th)

的一定值时，ID随VDS变化的特性：①当VDS很小时，VDS对沟道深度（或宽度）的影响可以忽略，沟道电阻近似与VDS无关，则ID随VDS的增大而线性增大。②随着VDS的增大，近漏极端的沟道宽度变窄，相应的沟道电阻增大，因而ID随VDS增大而增大趋于缓慢。③当VDS增大到时，近漏极端的沟道被夹断（pinchoff），称为预夹断。当沟道预夹断后，VDS继续增大对漏极电流ID几乎没有影响。VGS一定时ID随VDS变化的特性4.1.1增强型MOSFET（EMOSFET）（3）沟道长度调制效应实际上，沟道预夹断后，继续增大VDS

，夹断点会略向源极方向移动，导致夹断点到源极之间沟道长度略有减小，相应的沟道电阻也就略有减小，结果使ID略有增大，如上图中虚线所示。通常将这种效应称为沟道长度调制效应，如图3-1-5所示，沟道长度L随着VDS的增大而略有减小。图4-1-5沟道长度调制效应

4.1.1增强型MOSFET（EMOSFET）3.MOSFET的特性曲线在MOSFET中，输入栅极电流是平板电容器的漏电流，其值近似为零。所以，在共源极时，MOSFET的伏安特性只需由输出特性曲线簇表示：（4-1-3）图4-1-6（a）所示是N沟道增强型MOSFET的输出特性曲线族。4.1.1增强型MOSFET（EMOSFET）图4-1-6(a)漏极输出特性曲线3.MOSFET的特性曲线

由图可见，它与NPN型三极管共发射极输出特性曲线族相似，同样可划分为四个工作区，分别称为：非饱和区（可变电阻区）、饱和区(恒流区)、截止区和击穿区。

4.1.1增强型MOSFET（EMOSFET）（1）非饱和区（或变阻区或可变电阻区）它是导电沟道未被预夹断时的工作区。工作条件为：VGS>VGS(th)，VDS<VGS-VGS(th)，如图4-1-6（a）虚线的左面部分。（4-1-4）式中：µn为自由电子的迁移率，Cox为单位面积的栅极电容量。L为沟道长度（一般在1～10µm），W为沟道宽度（一般为2～500µm）。当VDS很小，其二次方项可忽略时，上式简化为（4-1-5）上式表明，ID与VDS之间呈线性关系，输出特性曲线近似为一组直线。4.1.1增强型MOSFET（EMOSFET）图4-1-7所示为将它们放大后的直线族。由图4-1-7可见，VDS很小时，MOSFET可看成为阻值受VGS控制的线性电阻器。根据式（4-1-5），其电阻值（用RON表示）为：

可见VGS-VGS(th)越小，RON就越大。显然，这个工作区相当于三极管的饱和区。图4-1-7原点附近的输出特性曲线族4.1.1增强型MOSFET

（EMOSFET）（2）饱和区饱和区又称为放大区，它是导电沟道预夹断后所对应的工作区。工作条件为：VGS>VGS(th)，VDS>VGS-VGS(th)，如图4-1-6（a）虚线右面部分。如果忽略沟道长度调制效应，则当VDS>VGS-VGS(th)时，ID将不变，则可令VDS=VGS-VGS(th)

，代入式（3-1-4）中，得到饱和区的漏极电流为：

（4-1-7）上式表明，在这个工作区内，ID受VGS控制，而与VDS无关（忽略沟道长度调制效应时），构成受VGS控制的压控电流源。4.1.1增强型MOSFET

（EMOSFET）注意：MOSFET的饱和区是与三极管的放大区相对应，但MOSFET中ID与VGS之间是平方律的，三极管中IE与VBE之间是指数律的。如果考虑MOSFET中的沟道长度调制效应（曲线略向上翘），则可加入修正项。

（4-1-8）式中称为沟道长度调制系数，其值与沟道长度L有关，L越小，相应的λ就越大，通常。（2）饱和区4.1.1增强型MOSFET

（EMOSFET）（2）饱和区当考虑MOSFET的沟道长度调制效应后，其输出特性曲线族如上图，图中VA一般为30～200V。当温度，半导体中的电子迁移率µn

减小，引起ID下降。同时衬底中的少子自由电子浓度增大而引起VGS(th)减小，从而使ID增大。当ID不是太小时，前者的影响一般大于后者，结果使ID具有负温度特性，这种特性与三极管相反。它有利于提高MOSFET的热稳定性。4.1.1增强型MOSFET（EMOSFET）（2）饱和区根据式（4-1-8）可画出VDS一定时，ID随VGS变化的曲线，如图4-1-6（b）所示，该曲线称为MOSFET的转移特性曲线。它是服从平方律关系的。图4-1-6(b)MOSFET的转移特性曲线转移特性曲线—VGS对ID的控制特性

转移特性曲线的斜率gm的大小反映了栅源电压VGS对漏极电流ID的控制作用。其量纲为mA/V，称gm为跨导。

gm=ID/VGSQ

（mS)

ID=f(VGS)VDS=常数4.1.1增强型MOSFET（EMOSFET）图4-1-6(b)MOSFET的转移特性曲线4.1.1增强型MOSFET（EMOSFET）（3）截止区：当VGS<VGS(th)时，导电沟道没有形成，因而ID=0，

MOSFET工作于截止区。（4）击穿区MOSFET的击穿有以下三种：①当VDS增大到足以使漏区与衬底间的PN结引发雪崩击穿时，ID迅速增大，MOSFET进入击穿区。②在沟道长度较短的MOSFET中，随着VDS增大，沟道夹断点向源区方向移动，直到夹断点移到源区时，夹断点电场就直接将源区中的电子拉到漏区，使ID迅速增大。③栅源电压VGS过大，造成SiO2绝缘层击穿，造成MOSFET的永久性损坏。事实上，MOSFET栅极平板电容器的电容量很小，当带电物体或人靠近金属栅极时，其间产生的少量电荷就会产生大到足以击穿绝缘层的VGS=Q/C电压。为了防止击穿，MOSFET的输入端常接入二只背靠背的稳压管。如图4-1-10所示。图4-1-10GS间接入保护稳压管4.1.1增强型MOSFET

（EMOSFET）4、衬底效应上面讨论了衬底与源极相连时的伏安特性曲线。在集成电路中，许多MOSFET都制作在同一衬底上，为了保证衬底与源区、漏区之间PN结反偏，衬底必须接在电路的最低电位上。如果某些MOSFET的源极不能处于电路的最低电位上，则其源极与衬底就不能相连，它们之间就会作用着负值的电压VUS或VBS。在负值衬底电压VUS或VBS作用下，衬底中的一部分少子——自由电子就要被衬底极吸引，使导电沟道中的自由电子数减少，从而引起导电沟道电阻增大，ID减小。4.1.1增强型MOSFET

（EMOSFET）4、衬底效应图4-1-11所示就是在不同VUS时输出特性曲线和转移特性曲线的变化情况。由图可见：VUS与VGS一样，也具有对ID的控制作用，故又将衬底电极称为背栅极。不过VUS的控制作用远比VGS小。事实上，VUS对ID的影响集中反映在对VGS(th)的影响上，VUS向负值方向增大，VGS(th)也就相应增大；因此，在VGS一定时，ID就相应减小。图4-1-11不同VUS对伏安特性曲线的影响4.1.1增强型MOSFET（EMOSFET）5、P沟道增强型MOSFET（P-EMOSFET）在N型衬底中，扩散两个P+区，分别作为源区和漏区，并在两个P+区之间的SiO2绝缘层上覆盖金属层作为栅极，就构成了P-EMOSFET，如图4-1-12（a）所示。图4-1-12

P-EMOSFET4.1.1增强型MOSFET（EMOSFET）5、P-EMOSFET为了保证PN结反偏，且在绝缘层下形成反型层，衬底必须接在电路的最高电位上，且VGS和VDS必须为负值（VGS<0，VDS<0

）。在VDS作用下，形成自源区流向漏区的空穴电流ID

。电路符号如图4-1-12（b）所示，图中衬底箭头方向表示PN结正偏时的正向电流方向。图4-1-12（c）是当衬底U与源极S相连时的P-EMOSFET的简化电路符号，图中箭头方向为实际电流的方向。图4-1-12P-EMOSFET增强型MOS管特性小结绝缘栅场效应管N沟道增强型P沟道增强型4.1.2耗尽型MOSFET（DMOSFET）1、DMOSFET的结构耗尽型MOSFET在结构上与增强型类似，差别仅在于衬底表面扩散一薄层与衬底导电类型相反的掺杂区，作为漏区与源区之间的导电沟道，如图4-1-13和4-1-14所示。图4-1-13N-DMOSFET图4-1-14P-DMOSFET4.1.2耗尽型MOSFET（DMOSFET）1、DMOSFET的结构图4-1-13（a）为N-DMOSFET的结构示意图，它在P型衬底上扩散一薄层N型导电沟道。图4-1-14（a）为P-DMOSFET的结构示意图，它在N型衬底上扩散一薄层P型导电沟道。它们的电路符号与EMOSFET的不同在于其中的虚线用实线取代，表示在VGS=0时，导电沟道已经存在。图4-1-13（c）是当衬底U与源极S相连时的N-DMOSFET的简化符号，图中中间粗线表示VGS=0时有沟道存在。图4-1-14（c）是U与S相连时P-DMOSFET的简化符号。图4-1-13N-DMOSFET图4-1-14P-DMOSFET4.1.2耗尽型MOSFET

（DMOSFET）2、伏安特性以N-DMOSFET为例，其输出特性和转移特性分别如上图：由图可见，当VDS一定，VGS由零增大时，作用在衬底上的电场增强，更多的电子从衬底吸引到导电沟道，使导电沟道变宽（加深），导电能力增强，ID增大。反之，当VGS由零向负值方向增大时，沟道中的电子被排斥，沟道变窄，沟道的导电能力减弱，ID减小，直到沟道消失，ID=0，MOSFET截止。相应的VGS电压称为夹断电压。事实上，夹断电压也可理解为沟道开始形成时的开启电压。本书中采用后一种名称，用VGS(th)表示（或者用VGS(off)表示）。图4-1-15N-DMOSFET的伏安特性曲线4.1.2耗尽型MOSFET（DMOSFET）2、伏安特性N-DMOSFET在非饱和区和饱和区的漏极电流ID的表达式与EMOSFET相同。非饱和区：（4-1-9）饱和区：（4-1-10）P-DMOSFET的特性也类似，与N-DMOSFET的差别仅在于电压极性和电流方向相反。耗尽型MOSFET的特性曲线绝缘栅场效应管

N沟道耗尽型P沟道耗尽型4.1.3四种MOSFET的比较

MOS场效应管

(MOSFET）

分为增强型N沟道、P沟道耗尽型N沟道、P沟道增强型：没有导电沟道，耗尽型：存在导电沟道，，N沟道P沟道增强型N沟道P沟道耗尽型4.1.3四种MOSFET的比较四种MOSFET（衬底极与源极相连，即VUS=0）的特性见表3-1-1中。

表4-1-1四种MOSFET特性的比较（VUS=0）（书上P.）N-MOSFET：（无论增强型还是耗尽型），ID为电子电流，VDS必须为正值；为了保证PN结反偏，衬底必须接在电路中的最低电位上。P-MOSFET：（E型或D型），ID为空穴电流，VDS必须为负值；为了保证PN结反偏，衬底必须接在电路的最高电位上。4.1.3四种MOSFET的比较对于VGS电压：E-MOSFET的VGS是单极性的。其中N沟道为正电压，P沟道为负电压。D-MOSFET的电压可正可负。共同特性：N-MOSFET，VGS越向正值方向增大，沟道越宽，ID越大。P-MOSFET，VGS越向负值方向增大，沟道越宽，ID越大。图4-1-16四种MOSFET的转移特性(工作在饱和区)4.1.4MOSFET的小信号

等效电路模型

1、小信号电路模型在MOSFET（E型或D型）的衬底与源极相连，且工作在饱和区的条件下，设直流量上叠加交流量，即，，。且交流量足够小，仿照半导体三极管的推导方法，求得：或画出相应的小信号等效电路模型（相当于三极管的混合π模型，且）图4-1-17MOSFET的小信号等效电路模型4.1.4MOSFET的小信

号等效电路模型1、小信号电路模型图中，gm称为跨导，表示正向受控作用（vgs对id的控制）称为输出电阻经分析：（4-1-11）（4-1-12）当忽略MOSFET的沟道长度调制效应时，即λ=0或|VA|=∞，则rds=∞，等效电路模型可进一步简化。图4-1-17MOSFET的小信号等效电路模型4.1.4MOSFET的小信号等效电路模型2、T等效电路模型将上述小信号等效电路模型经转换后可得T等效电路模型（转换过程省略）4.1.4MOSFET的小信

号等效电路模型3、考虑衬底效应的模型若衬底极与源极不相连，且其间存在交流量，则也可等效为一个受控电流源gmuvus，如图3-1-19所示。gmu称为衬底（或背栅极）跨导，表示vus对漏极电流id的控制能力，式中，η为常数（有时也称为放大因子），一般为图4-1-19考虑衬底效应的小信号等效电路模型4.1.4MOSFET的小信号等效电路模型4、高频小信号电路模型其中：Cgs为栅源极间电容；Cgd为栅漏极间电容；Cgu为栅极与衬底之间的电容；Cdu为漏区与衬底之间PN结的势垒电容；Cus为源区与衬底之间PN结的势垒电容；Cds为漏源极间电容。当衬底与源极相连时，等效电路可简化为如图4-1-19（b）所示。图中Cgu已含在Cgs中，Cdu一般很小，可忽略。<实际应用时一般用(b)图>例4-1-1P.（自己看）图4-1-19高频小信号电路模型(a)MOSFET的高频小信号电路模型(b)简化的高频小信号电路模型

4.2结型场效应管及其特性

4.2.1JFET的结构和工作原理结构：

结型场效应管（JFET）有两种导电类型，分别称为N沟道和P沟道。下图为JFET的结构示意图：N沟道结型场效应管P沟道结型场效应管图中箭头方向表示PN结加正偏时栅极电流的实际流动方向！4.2.1JFET的结构和工作原理4.2.1JFET的结构和工作原理2.工作原理①

VGS对沟道的控制作用当VGS＜0时（以N沟道JFET为例）

当沟道夹断时,对应的栅源电压VGS称为夹断电压VP

（

或VGS(off)

）。对于N沟道的JFET，VP<0。PN结反偏耗尽层加厚沟道变窄。

VGS继续减小，沟道继续变窄4.2.1JFET的结构和工作原理②

VDS对沟道的控制作用当VGS=0时，VDSIDG、D间PN结的反向电压增加，使靠近漏极处的耗尽层加宽，沟道变窄，从上至下呈楔形分布。

当VDS增加到使VGD=VP时，在紧靠漏极处出现预夹断。此时VDS夹断区延长沟道电阻ID基本不变4.2.1JFET的结构和工作原理③

VGS和VDS同时作用时当VP<VGS<0时，导电沟道更容易夹断（相对于VGS=0时）在预夹断处VGD=VGS-VDS=VP通过上述分析可见，在JFET中，沟道的导电能力受VGS和VDS的控制与MOSFET类似，不同的是JFET是通过改变PN结耗尽层的宽度来实现的，所以将这种器件称为结型场效应管。4.2.1JFET的结构和工作原理综上分析可知沟道中只有一种类型的多数载流子参与导电，

所以场效应管也称为单极型三极管。

JFET是电压控制电流器件，iD受vGS控制预夹断前iD与vDS呈近似线性关系；预夹断后，iD趋于饱和。#问题：

为什么JFET的输入电阻比BJT高得多？

JFET栅极与沟道间的PN结是反向偏置的，因

此iG0，输入电阻很高。4.2.2JFET的伏安特性2.转移特性

1.输出特性

VP

#

JFET有正常放大作用时，沟道处于什么状态？（预夹断）4.2.2JFET的伏安特性（1）非饱和区(可变电阻区)式中IDSS是VGS=0、VDS=-VGS(off)时的漏极电流。图4-2-5N沟道JFET的输出特性曲线族4.2.2JFET的伏安特性（2）饱和区（夹断）不考虑沟道长度调制效应时：考虑沟道长度调制效应时：

其中，|VA|的典型值为50～100V。根据上式可画出VDS一定时JFET的转移特性曲线。图4-2-5N沟道JFET的输出特性曲线族图4-2-6N沟道JFET看作压控电流源（大信号模型）4.2.2JFET的伏安特性（3）截止区条件：，沟道被夹断ID=0

。（4）击穿区当VDS增大到一定值时，近漏极端的PN结发生雪崩击穿使ID剧增，相应的VDS称为漏极击穿电压，用V(BR)DS表示。

对于P沟道JFET，为保证PN结反偏，要求VGS≥0，VDS<0，ID为多子空穴电流，自源极流向漏极。图4-2-5N沟道JFET的输出特性曲线族4.2.3JFET的小信号模型结型场效应管（JFET）的小信号模型与MOSFET相同，如图4-2-7所示。其中跨导（4-2-5）或（4-2-6）这里VGSQ和IDQ是JFET的直流偏置值。式（4-2-5）表示由VGSQ可以求出gm；式（4-2-6）表示根据IDQ可得到gm

。图中（4-2-7）图4-2-7JFET的小信号模型4.2.3JFET的小信号模型在高频时，JFET的小信号电路模型与MOSFET的简化等效电路（衬底与源极相连时）相同，如图4-1-19（b）。图中Cgs和Cgd均为耗尽层电容，其中Cgs=1～3pf、Cgd=0.1～0.5pf、Cds一般可忽略。图4-1-19高频小信号电路模型4.3场效应管放大电路中的偏置FET与三极管一样，可以用图解法或电路模型进行解析求解。由于FET伏安特性的平方律特性，在实际应用中，一般采用数学表达式直接求解。4.3.1直流状态下的FET例4.3.1

试分析图4-3-1：求每个端点的电压和各支路电流，已知RG1=RG2=10MΩ，RD=6KΩ、RS=6KΩ、VDD=10V，

N-EMOSFET的：、

VGS(th)=1V、λ=0（即忽略沟道长度调制效应）。图4-3-1例4-3-1的图例4.3.1解：由于栅极电流IG=0，则栅极电压为：

说明MOSFET已经导通，假设MOSFET工作在饱和状态（否则为非饱和状态），则VGS=VG-VS=5-6ID

（ID以mA为单位）将上式展开，并经整理后得18ID2-25ID+8=0，求解二次方程得：ID1=0.89mA，ID2=0.5mA

。由于当ID1=0.89mA时，VS=ID1RS=5.34V>VG，MOSFET截止，不符合题意，舍去。所以：

ID=0.5mA，

由于VDS=VD-VS=4V>VGS-VGS(th)，说明MOSFET确实工作在饱和状态，假设成立。4.3.2分立元件场效应管放大器的偏置FET与三极管相似，也是一种非线性器件，若要使FET具有放大功能，则必须使FET的直流工作点设置在饱和区（也称为放大区），这时，输入端电压才能控制漏极电流，实现输入信号对输出端的控制。FET放大器的偏置也就是设置FET直流工作点的电路，常用的直流偏置电路如图4-3-3所示。4.3.2分立元件场效应管放大器的偏置图（a）：由于IG=0，则，图（b）：由于IG=0，则VG=0，图（c）：VG=0，ID=I

图（d）：IG=0

，VG=VD

。4.3.3集成电路中场效应

管放大器的偏置1、基本MOSFET电流源如图4-3-4所示，由于T1的

D与G短接，即VD=VG，VS=0，且图中EMOSFET的VGS(th)>0，则显然有VDS>VGS-VGS(th)

，图中（T1）N-EMOSFET工作在饱和区。若图中二个EMOSFET

T1、T2的性能匹配（μnCox、VGS(th)相同），宽长比分别为和，工作在饱和区，忽略沟道长度调制效应，则（4-3-1）

由于流向T1、T2的栅极电流为零。IG1=IG2=0，则为基准电流或参考电流（4-3-2）根据（4-3-1）、（4-3-2）及T1的参数值和IREF的需要值可求出R的电阻值。4.3.3集成电路中场效

应管放大器的偏置由于T1、T2具有相同的VGS且性能匹配（μnCox、VGS(th)相同），则

（4-3-3）用式（4-3-3）除以式（4-3-1）得：

（4-3-4）上式表示IO与IREF之间的关系由MOSFET的几何特性唯一地决定，当两管T1、T2的宽长比也相同时，即时

IO=IREF

（4-3-5）电流IO是参考电流IREF在输出端的镜像，因此把上述电路称为电流镜，或称为镜像电流源。4.3.3集成电路中场效

应管放大器的偏置2、V0对I0的影响：前面分析电流源电流关系时，已经假定MOSFET工作在饱和区，这对于需要输出恒定电流I0来说是必不可少的条件。要保证T2工作在饱和区，则要求

V0≥VGS-VGS(th)

（4-3-6）(这是工作在饱和区的条件)又由于实际MOSFET的输出特性如上图所示。由上图可知，图4-3-4电流镜具有有限的输出电阻R0。（4-3-7）其中VA2为T2的厄尔利（Early）电压。4.3.3集成电路中场效

应管放大器的偏置3、电流源偏置电路：由图4-3-6可见，T1和电阻R

决定了参考电流IREF。根据电流源特性，由于T1、T2、T3的

VGS相同，且均为N-EMOSFET，则T2、T3的漏极电压要求满足如下关系：

VD2（或VD3）>-VSS+VGS1-VGS(th)，才能保证T2、T3工作在饱和区。4.3.3集成电路中场效

应管放大器的偏置3、电流源偏置电路：对于T4、T5

，由于

VGS电压相同，且均为

P沟道EMOSFET，则：其中I4=I3。为了保证T5工作于饱和区，要求T5的漏极电压满足：其中VSG(th)为P沟道EMOSFET的开启电压（或阈值电压）。4.3.3集成电路中场效

应管放大器的偏置4、单管恒流源电路利用FET可以实现具有恒流源功能的电路，如图4-3-7所示（图中为N-JFET）。具体见下一页例4-3-3。它具有自动稳流功能。当漏极电流ID变化时，如ID增大，则源极电位VS升高，栅源电压VGS下降（负值增大），使漏极电流ID减小，即

自动稳流图4-3-7JFET单管恒流源电路例4-3-3，已知JFET的IDSS=5mA，VGS(off)=-2V，

忽略沟道长度调制效应，设计一个电流为

ID=2mA的电流源（如图4-3-7所示）

解：由JFET的伏安特性（式4-2-3）可知：求得VGS1=-3.264V，VGS2=-0.736V，由于VGS1=-3.264V<VGS(off)，不合题意，舍去。∴VGS2=-0.736V又根据源极电压可知VGS=VG-VS=-IDRS

如果将上述电路做成一个器件，就成为恒流二极管，电源电压在几伏到十几伏之间变化时，电流基本保持不变。图4-3-7JFET单管恒流源电路4.4场效应管放大电路

场效应管放大电路的分析与三极管放大电路的分析一样，要求直流分量与交流分量分开处理，①先进行直流分析，求出静态工作点；②再进行交流分析，计算FET放大电路的交流性能指标。4.4.1FET放大电路的三种基本组态和静态电路FET放大器与三极管放大器类似，也有三种基本的组态。分别为共源、共栅、共漏放大器。共源：栅极信号输入→漏极信号输出→对应于共射共栅：源极信号输入→漏极信号输出→对应于共基共漏：栅极信号输入→源极信号输出→对应于共集要注意：1、FET的漏极D不能作为信号输入端，与BJT的C极不能输入信号一样。

2、FET的栅极G不能作为信号输出端，与BJT的B极不能输出信号一样。4.4.1FET放大电路的三种基本组态和静态电路（1）自偏压电路（2）分压式自偏压电路vGS

vGS

vGS

vGS

vGS

1.直流偏置电路

4.4.1FET放大电路的三种基本组态和静态电路2.静态工作点Q点：VGS、ID、VDSVGS=VDS=已知VGS(th)，由VDD-ID(Rd+R)-IDR可解出Q点的VGS、ID、VDS

4.4.2共源放大电路图4-4-2三种基本组态FET放大电路4.4.2共源放

大电路1、电压放大倍数AV：（4-4-1）

负号表示共源放大电路的输出信号与输入信号反相。

Vo、Vi为交流量的有效值。

vo、vi为交流量。2、输入电阻Ri

：3、输出电阻Ro

：图4-4-3共源放大电路的中频段交流通路和小信号等效电路4.4.3共栅放大器1、电压放大倍数Av：由于，，则2、电流放大倍数Ai：由于，，则3、输入电阻Ri

：由于，，则4、输出电阻Ro

：

图4-4-4共栅放大电路的中频段交流通路和小信号等效电路4.4.4共漏放大电路1、电压放大倍数Av：由于，

其中2、输入电阻Ri

：图4-4-5共漏放大电路中频段交流通路和小信号等效电路4.4.4共漏放大电路3、输出电阻Ro

：采用“加压求流法”求输出电阻Ro：①去除信号源vs，保留内阻RS；②移去外接负载RL，接上信号电压源v，求出由v产生的电流i，则由图3-4-6可见，vi=0、vgs=-v可见，共漏放大电路的输出电阻比较小。特性相当于共集电路（又称射极跟随器），所以共