直接数字合成技术(DDS)原理课件

8.４直接数字合成技术１DDS组成原理直接数字合成（DirectDigitalSynthesis）的基本原理是基于取样技术和计算技术，通过数字合成来生成频率和相位对于固定的参考频率可调的信号。8.４.１直接数字合成基本原理

设取样时钟频率为，正弦波每一周期由Ｎ个取样点构成，则该正弦波的频率为：8.４直接数字合成技术１DDS组成原理8.４.１直接数DDS的实现原理如下图所示地址计数器（÷N）正弦波ROM存储器D/ALPFfcfoDDS组成原理输出信号频率fo:取决于两个因数：⑴参考时钟频率；⑵ROM中存储的正弦波；如果地址计数器以步进M（M>=1)进行累加，则可在fc和ROM数据不变的情况下改变输出频率，此时fo为：DDS的实现原理如下图所示地址计数器正弦波ROMD/ALPF2相位累加器原理

当改变地址计数器计数步进值（即以值M来进行累加），同样可以改变每周期采样点数，从而实现输出频率的改变。地址计数器步进值改变可以通过相位累加法来实现相位锁存器频率控制字M相位累加器fr波形存储RAMD/A转换LPFfo24～48位14～16位相位累加器原理2相位累加器原理当改变地址计数器计数步进值（即以值M来进为便于理解，可以将正弦波波形看作一个矢量沿相位圆转动，相位圆对应正弦波一个周期的波形。波形中的每个采样点对应相位圆上的一个相位点。步进点数2564096655361048576167772164294967296281474976710656N8121620243248数字相位圆为便于理解，可以将正弦波波形看作一个矢量沿相位圆转动，相设相位累加器位数为N，频率控制字为M，参考时钟频率为fc，则DDS输出频率为：截断误差：一般舍去N的低位，只取N的高A位（如高16位）作为存储器地址，使得相位的低位被截断（即相位截尾）。当相位值变化小于1/2A时，波形幅值并不会发生变化，但输出频率的分辨率并不会降低，由于地址截断而引起的幅值误差，称为截断误差。实际应用中一般取1≤M≤(N-2)设相位累加器位数为N，频率控制字为M，参考时钟频率为fc，则8.４.2DDS频率合成信号源1单片集成化的DDS信号源

输出输出串/并选择6位地址或串行编程8位并行数据FSK/BPSK/HOLD数据输入4×～20×参考时钟倍乘频率累加器相位偏移及调制+相位累加器相位转换器300MHzDDS参考时钟滤波器滤波器12位D/AM/DAC复位12位D/A频率控制字/相位字启停逻辑I/O更新读写可编程寄存器48位频率控制字14位相位偏移/调制I/O端口缓冲12位AM调制比较器模拟输入时钟输出AD9854DDS结构+-8.４.2DDS频率合成信号源1单片集成化的DDS信号源2基于可编程芯片的DDS频率合成信号源

单片集成的DDS芯片合成信号波形的种类较少，灵活性较差，不便于任意波发生器等场合的应用。基于可编程芯片实现的DDS信号合成可具有更大的灵活性。相位累加器参考时钟相位调制器D/A转换滤波CPU接口输出频率控制字波形存储器SRAM基于可编程芯片的DDS频率合成信号源2基于可编程芯片的DDS频率合成信号源单片集成的DDS芯3DSS/PLL组合的频率合成信号源

DDS与PLL组合的合成信号源可以有多种形式，下图是一种环外混频式DDS/PLL频率合成的原理。PDLPFVCO÷KDDS混频器带通滤波