FPGA设计拦路虎之亚稳态度决定一切_第1页
FPGA设计拦路虎之亚稳态度决定一切_第2页
FPGA设计拦路虎之亚稳态度决定一切_第3页
FPGA设计拦路虎之亚稳态度决定一切_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

第第页FPGA设计拦路虎之亚稳态度决定一切面试必问题目，先记几个结论：

1.亚稳态会导致数字系统出现莫名其妙的故障

2.亚稳态这种现象不能绝对避免

3.满足（寄存器）Tsu和Th的采样，通常不会出现亚稳态现象

4.违反寄存器tsu或tH的采样不一定会导致亚稳态输出

5.亚稳态现象发生的概率不能消除，只能降低。

亚稳态这种现象是不可避免的，哪怕是在同步电路中也有概率出现，所以作为设计人员，我们能做的是减少亚稳态发生的概率。由于亚稳态而计算出的平均无故障工作时间(MTBF)。设计人员是否应采取措施减少此类故障发生的机会。

以下拿爬山的小球作为例子解释。

左上的图，表示（信号）跳变时，已经超过了（时钟）沿后的保持时间了。这时触发器的输出还是旧值，可参考左下的时序图。

中上的图，表示信号跳变时，正好满足时钟沿的建立和保持时间。这时触发器的输出为新值，可参考中下的时序图。

右上的图，表示信号跳变时，不满足时钟沿的建立和保持时间。这时触发器的输出是亚稳态，可参考右下的时序图。

Figure1.MetastabilityIllustra（te）dasaBallDroppedonaHill

下图表示，亚稳态经过一段时间会稳定到新值或者旧值。也就是小球在山顶或者山腰会回落到山脚，要么是左边，要么是右边。

Figure2.ExamplesofMetastableOutputSignals

跨时钟域的经典处理方法就是多打两拍，也可以使用三拍或者更多拍的同步寄存器同步。

Figure3.SampleSynchronizationRegisterChain

如上都是阐述的

人人文库> 全部分类> 图纸下载 > CAD图纸

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论