实验二半加器全加器

实验二半加器全加器第1页/共19页1．7400型2输入端四与非门1块2．7404型六反相器1块3．7486型2输入端四异或门1块4．7483型4位二进制加法器2块第3页/共19页实验设备与器件7486管脚图如图2-2-1所示图2-2-1

7486管脚图第4页/共19页7483管脚图如图2-2-2所示图2-2-2

7483管脚图第5页/共19页1．1位半加器半加器实现两个一位二进制数相加，并且不考虑来自低位的进位。输入是A和B，输出是和S和进位CO。半加器的电路图如图2-2-3所示。其逻辑表达式是：图2-2-3半加器电路图第6页/共19页实验原理2．全加器全加器实现1位二进制数的加法，考虑来自低位的进位，输入是两个一位二进制数A、B和来自低位的进位次CI，输出是S和向高位的进位CO。逻辑表达式是：第7页/共19页3．4位加法器7483是集成4位二进制加法器，其逻辑功能是实现、和向高位的两个4位二进制数相加。输入是和来自低位的进位CI，输出是进位CO。第8页/共19页复习组合逻辑电路的分析方法，阅读教材中有关半加器和全加器的内容，理解半加器和全加器的工作原理。熟悉7486、7483等集成电路的外形和引脚定义。拟出检查电路逻辑功能的方法。

3．熟悉BCD码、余3码和二进制码之间的转换方法。根据实验内容的要求，完成有关实验电路的设计，拟好实验步骤。写出预习报告，设计好记录表格。第9页/共19页预习要求1．7486型异或门功能测试图2-2-1中任一个异或门进行实验，输入端接逻辑开关，输出端接LED显示。将实验结果填入表2-2-2中，并判断功能是否正确，写出逻辑表达式。表2-2-2异或门输入、输出电平关系数据表第10页/共19页输入端输出端ABY00011011实验内容2．用异或门构成半加器电路如图2-2-4所示，输入端接逻辑开关，输出端接LED显示。将实验结果填入表2-2-3中，判断结果是否正确，写出和

S及进位CO的逻辑表达式。图2-2-4半加器第11页/共19页表2-2-3半加器输入、输出电平关系数据表输入端输出端ABSCO000110113．一位二进制全加器第12页/共19页将1位二进制全加器的真值表填入表2-2-4中。写出和S及进位CO的逻辑表达式。将逻辑表达式化简成合适的形式，画出用

7486和7400实现的电路图。搭建电路，验证结论的正确性。输入端输出端ABCISCO000001010011100101110111表2-2-4

1位二进制全加器真值表4．4位二进制加法器7483功能测试电路如图2-2-5所示，和分别为2个4位二进制数，令

B3B2B1B0=0110，A3A2A1A0接逻辑开关，输出端接

LED显示，验证7483的逻辑功能，将实验结果填入表2-2-5中。图2-2-5

4位二进制加法器功能测试电路第13页/共19页CO0

1

1

01

1

0

00

1

1

00

1

0

10

1

1

00

0

1

10

1

1

01

0

1

1第14页/共19页表2-2-5

4位二进制加法器数据表*5．二进制加／减运算用7483二进制加法器可以实现加／减运算。运算电路如图2-2-6所示，它是由7483及四个异或门构成。M为加／减控制端，当M＝0时，执行加法

运算；当M＝1时，执行减法运算。减法运算结果由FC决定，当FC＝1时表示结果为正，反之结果为负，输出是(A—B)的补码。自拟实验表格和数据，验证电路是否正确。第15页/共19页图2-2-6二进制加／减运算电路第16页/共19页写出一位半加器和一位全加器的逻辑表达式，画出门电路实现的电路符号图。画出用7483实现余3码加法运算的电路图，并说明电路的原理。整理实验数据、图表，并对实验结果进行分析讨论。总结组合电路的分析与测试方法。第17页/共19页实验报告要求1.如何利用