电子线路装调与检修

课题1集成运算放大电路课题2组合逻辑电路课题3时序逻辑电路课题4

555集成电路及其应用课题5电子线路的调试与检修课题1集成运算放大电路1.掌握差分放大电路和集成运算放大电路的组成和原理。2.熟练掌握集成运算放大器的应用技术。一、差分放大电路1.直接耦合放大中的特殊问题（1）静态工作点相互牵制（2）零点漂移2.基本差分放大电路（1）电路组成基本差分放大电路（2）静态分析直流通路由基极回路可得直流电压方程式为：IBQRb+UBEQ+2IEQRe=UEE。经化简后得：通常满足UEE>>UBEQ，2Re>>条件，近似可得：（3）动态分析1）差模信号输入差模输入电路

差模输入时的交流通路2）共模信号输入共模输入电路共模输入时的交流通路

3）一般输入若两个输入的信号大小不等，则此时可认为差分放大电路既有差模信号输入，又有共模信号输入。差模信号分量为两输入信号之差，用uid表示，即：uid=ui1-ui2共模信号分量为两输入信号的算术平均值，用uic表示，即：（4）具有恒流源的差分放大电路具有恒流源的差分放大电路（5）共模抑制比实际应用中，差分放大电路的两输入信号中既有有用的差模信号成分，又有无用的共模信号成分，此时可利用叠加原理来求总的输出电压，即：uo=Auduid+Aucuic在差分放大电路的输出电压中，总希望差模输出电压越大越好，而共模输出电压越小越好。3.差分放大电路的几种接法（1）双端输入、单端输出双端输入、单端输出（2）单端输入、双端输出单端输入、双端输出（3）单端输入、单端输出单端输入、单端输出差分放大电路

二、集成运算放大器1.集成运算放大器概述集成运算放大器外形2.集成运算放大器电路（1）集成运算放大器内部电路简单的集成运算放大器内部电路（2）集成运算放大器电路符号集成运算放大器的电路符号如图所示，图中“

”表示信号的传输方向，“∞”表示放大倍数为理想条件。两个输入端中，“-”号表示反相输入端，电压用“u－”表示；符号“+”表示同相输入端，电压用“u+”表示。输出端的“+”号表示输出电压为正极性，输出电压用“uo”表示。集成运算放大器的符号3.集成运算放大器的主要参数（1）差模电压增益Aud（2）共模抑制比KCMR共模抑制比是指运算放大器的差模电压增益与共模电压增益之比，并用对数表示，KCMR越大越好。即：（3）差模输入电阻rid差模输入电阻是指运算放大器对差模信号所呈现的电阻，即运算放大器两输入端之间的电阻。（4）输入偏置电流IIB输入偏置电流IIB是指运算放大器在静态时，流经两个输入端的基极电流的平均值。即：

（5）输入失调电压UIO及其温漂dUIO/dt（6）输入失调电流IIO及其温漂dIIO／dt（7）输出电阻ro（8）开环带宽BW（fH）（9）单位增益带宽BWG（fT）（10）转换速率SR三、集成运算放大器的基本应用1.理想运算放大器（1）理想运算放大器的主要性能指标集成运算放大器的理想化性能指标有：1）开环电压放大倍数Aud=∞。2）输入电阻rid=∞。3）输出电阻rod=0。4）共模抑制比KCMR=∞。（2）“虚短”和“虚断”概念对于理想的集成运算放大器，由于其Aud=∞，因而若两个输入端之间加无穷小电压，则输出电压将超出其线性范围。因此，只有引入负反馈，才能保证理想集成运算放大器工作在线性区。理想集成运算放大器线性工作区的特点是存在着“虚短”和“虚断”两个概念。2.反相放大器与同相放大器（1）反相输入放大路反相输入放大电路（2）同相输入放大电路同相输入比例运算电路电压跟随器3.加法运算与减法运算（1）加法运算电路加法运算电路（2）减法运算电路1）利用反相求和实现减法运算利用反相求和实现减法运算2）利用差分式电路实现减法运算减法运算电路4.积分运算与微分运算（1）积分运算运算电路积分运算电路积分运算在不同输入情况下的波形（2）微分运算电路微分运算电路实用微分电路及波形

四、实训操作1.集成运算放大器的选择与使用（1）集成运算放大器的种类（2）集成运算放大器的选用1）高输入阻抗型(低输入偏流型)2）高精度、低温漂型3）高速型4）低功耗型5）高压型6）大功率型7）高保真型8）可变增益型2.阅读消声电路，然后回答问题（1）IC1A和IC1B是什么放大电路？电压放大倍数为多少？（2）IC1C和IC1D是什么放大电路？电压放大倍数为多少？（3）由IC2A和IC2B组成的二阶低通滤波器的名称是什么？其通带电压放大倍数为多少？（4）写出IC3A集成运算放大器输出电压与两个输入电压之间的关系式。（5）写出IC3B集成运算放大器输出电压与三个输入电压之间的关系式。课题2组合逻辑电路1.掌握分立元件组成门电路的原理。2.掌握组合逻辑电路的原理、分析和设计的方法。

3.熟练掌握集成门电路、编码器和译码器的原理和应用。一、分立元件门电路1.“与”门电路与门电路的真值表ABF000010100111二极管与门电路和逻辑符号2.“或”门电路或门电路的真值表ABF000011101111二极管或门电路和逻辑符号3.“非”门电路实现非逻辑运算的电路称为非门电路。非门电路的状态真值表见表。逻辑表达式：非门电路的真值表AF0110三极管非门电路和逻辑符号4.“与非”门电路与非门电路相当于一个与门和一个非门的组合，其逻辑符号如图所示。逻辑表达式：电路特点：仅当所有的输入端是高电平时，输出端才是低电平；只要输入端有低电平，输出必为高电平。或以“有０出１，全１出０”助记。5.“或非”门电路或非门电路相当于一个或门和一个非门的组合，其逻辑符号如图所示。逻辑表达式：电路特点：仅当所有的输入端是低电平时，输出端才是高电平。只要输入端有高电平，输出必为低电平。或以“有１出０，全０出１”助记。6.“与或非”门电路与或非门电路相当于与门、或门和非门的组合，其逻辑符号如图所示。逻辑表达式：7.“异或”门电路异或门电路可以完成逻辑异或运算，运算符号用“”表示。其逻辑符号如图所示。逻辑表达式：或8.“同或”门电路同或门电路可以完成逻辑同或运算，运算符号用“⊙”表示。其逻辑符号如图所示。逻辑表达式：⊙或

二、集成门电路1.TTL集成逻辑门电路（1）TTL与非门电路TTL与非门电路和逻辑符号TTL与非门电路的状态真值表ABCF00010011010101111001101111011110（2）三态输出与非门电路三态输出与非门电路和逻辑符号三态输出与非门的应用（3）集电极开路与非门电路（OC门）OC门电路和逻辑符号2.COMS集成逻辑门电路MOS管符号和模型

（1）CMOS反相器CMOS非门电路、真值表和逻辑符号（2）CMOS与非门CMOS与非门电路和真值表

（3）CMOS或非门CMOS或非门电路和真值表

（4）COMS三态门CMOS三态门电路、真值表和逻辑符号

（5）CMOS传输门CMOS传输门电路和逻辑符号三、组合逻辑电路的分析与设计组合逻辑电路的结构如图所示，它有若干个输入和若干个输出，任何时刻的输出仅决定于当时的输入信号。组合逻辑电路的框图1.组合逻辑电路的分析（1）推导逻辑电路输出函数的逻辑表达式并化简推导逻辑电路输出函数的过程一般为由入向出。首先将逻辑图中各个门的输出都标上字母，然后从输入级开始，逐级推导出各个门的输出函数。（2）由逻辑表达式建立真值表做真值表的方法是，首先将输入信号的所有组合列表，然后将各组合代入输出函数得到输出信号值。（3）分析真值表，判断逻辑电路的功能2.组合逻辑电路的设计（1）确定输入、输出变量，定义变量逻辑状态的含义。（2）将实际逻辑问题抽象成真值表。（3）根据真值表写逻辑表达式，并化简成最简与或表达式。（4）根据表达式画逻辑图。3.组合逻辑电路中的竞争冒险（1）竞争冒险现象及其产生的原因信号通过导线和门电路时，都存在一定的时间延时，信号发生变化时也有一定的上升和下降时间。因此，同一个门的一组输入信号，通过不同数目的门，经过不同长度导线的传输，到达门输入端的时间有先有后，这种现象称为竞争。逻辑门因输入端的竞争而导致输出产生不应有尖峰干扰脉冲（又称为过度干扰脉冲）的现象，成为冒险。（2）冒险现象的判别在组合逻辑电路中，是否存在冒险现象，可通过逻辑函数来判别。如果根据组合逻辑电路写出的输出逻辑函数在一定条件下可简化成下列两种形式时，则该组合逻辑电路存在冒险现象，即：和（3）消除冒险现象的方法1）增加多余项2）加封锁脉冲在输入信号产生竞争冒险时间内，引入一个脉冲将可能产生尖峰干扰脉冲的门封锁住。封锁脉冲应在输入信号转换前到来，转换后消失。3）加选通脉冲对输入可能产生尖峰干扰脉冲的门电路增加一个接选通信号的输入端，只有在输入信号转换完成并稳定后，才引入选通脉冲将它打开，此时才允许有输出。4）接入滤波电容如果逻辑电路在较慢速度下工作，可以在输出端并联一电容器。由于尖峰干扰脉冲的宽度一般都很窄，因此用电容即可吸收掉尖峰干扰脉冲。5）修改逻辑电路四、编码器1.普通编码器8线—3线编码器的框图对于普通编码器来说，在任何时刻输入Y0～Y7中只允许一个信号为有效电平。高电平有效的8线—3线普通编码器的编码表如表所示。由编码表得到输出表达式为：输入CBAY0000Y1001Y2010Y3011Y4100Y5101Y6110Y71113位编码器的逻辑图2.优先编码器（1）10线—4线二进制优先编码器7414774147优先编码器输入输出123456789DCBA1111111111111××××××××00110×××××××010111××××××0111000×××××01111001××××011111010×××0111111011××01111111100×011111111101011111111111074147真值表将0～9数字按钮信号转换成BCD码的编码电路（2）8线—3线二进制优先编码器74148

74148优先编码器输入输出EI01234567EOA2A1A01××××××××11111011111111101110×××××××0010000××××××01010010×××××011010100××××0111010110×××01111011000××0111110110174148真值表例题5优先编码器的具体应用五、译码器1.二进制译码器2线－4线译码器AB1××111100011100011101010101101101112线－4线译码器真值表常用的中规模集成电路译码器有双2线－4译码器74139、3线－8线译码器74138、4线－16线译码器74154和4线－10线译码器7442等。74138是TTL系列中的3线－8线译码器。3线－8线译码器控制输入输出CBA×1×××111111110××××111111111000001111111100011011111110010110111111001111101111101001111011110101111110111011011111101101111111111074138真值表

2.二－十进制译码器7442译码器3.显示译码器（1）显示器件七段数码管的外形图及共阴共阳等效电路（2）七段显示译码器1）用于共阳数码管的译码电路7446／477446七段显示译码器共阳数码管与译码2）用于共阴数码管电路74487448七段显示译码器7448与共阴极数码管连接六、实训操作1.已知TTL与非门带灌电流负载最大值IOL=15mA，带拉电流负载最大值为IOH=–40mA，输出高电平VOH=3.6V，输出低电平VOL=0.3V；发光二极管正向导通电压VD=2V，正向电流ID=5～10mA，三极管导通时VBE=0.7V，饱和电压降VCES≈0.3V，β=50。（1）两个电路的主要不同之处?（2）图（a）中R

和图（b）中Rb的取值范围?2.电路如图所示，（1）写出F1、F2、F3、F4的逻辑表达式；（2）说明四种电路的相同之处与不同之处。3.搭建如图所示的TTL与非门电路与输入端外接电路，当S合在不同位置时，用图中电压表（内阻为20kΩ）测量V1和V0的值，将结果填入表内。4.试写出图所示电路输出端F的最简逻辑表达式。5.测试显示译码/驱动器CC4511。课题3时序逻辑电路1.掌握常用触发器的特点和原理。2.掌握时序逻辑电路的原理、分析和设计的方法。3.熟练掌握计数器和寄存器的原理和应用。一、常用触发器1.触发器的种类和特点（1）根据有无时钟脉冲触发可分为两类：基本无时钟触发器和时钟控制触发器。（2）根据电路结构不同可分为四种：同步RS触发器、主从触发器、维持阻塞触发器和边沿触发器。（3）根据逻辑功能不同可分为五种：RS触发器、JK触发器、D触发器、T触发器、T’触发器。（1）有两个互补的输出端Q和。（2）有两个稳定状态。通常将Q=1和=0称为“1”状态，而把Q=0和=1为“0”状态。当输入信号步发生变化时，触发器状态稳定不变。（3）在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态。2.基本RS触发器基本R-S触发器是直接复位、置位触发器的简称，由于它是构成各种功能触发器的基本部件，故称为基本RS触发器。基本RS触发器3.时钟控制RS触发器具有时钟脉冲控制的触发器称为“时钟控制触发器”，或者“定时触发器”。时钟控制RS触发器的逻辑电路图和逻辑符号4.JK触发器JK触发器的逻辑电路图和逻辑符号主从JK触发器逻辑电路图和逻辑符号5.T触发器T触发器逻辑电路图和逻辑符号集成T触发器逻辑符号二、时序逻辑电路的分析与设计1.时序逻辑电路特点时序逻辑电路结构2.时序逻辑电路分类时序电路可以分为两大类：同步时序电路和异步时序电路。同步时序电路中，电路的状态仅仅在统一的时钟信号控制下才同时变化一次。如果没有时钟信号，即使输入信号发生变化，它可能会影响输出，但不会改变电路的状态。3.时序逻辑电路的分析（1）同步时序电路分析的一般步骤（2）分析举例时序电路的状态图时序电路的时序图4.同步时序逻辑电路的设计（1）一般时序电路的设计可按下列步骤进行（2）设计举例初步设计状态图次态/输出的卡诺图卡诺图的分解逻辑图最终状态图三、计数器1.二进制计数器（1）二进制同步计数器1）二进制同步加法计数器3位二进制同步加法计数器的状态图3位二进制同步加法计数器的卡诺图3位二进制同步加法计数器逻辑电路3位二进制同步加法计数器时序图2）二进制同步减法计数器3位二进制同步减法计数器的状态图3位二进制同步减法计数器时序图3位二进制同步减法计数器逻辑电路（2）二进制异步计数器1）二进制异步加法计数器3位二进制异步加法计数器逻辑电路2）二进制异步减法计数器3位二进制异步减法计数器逻辑电路触发器来构成3位二进制异步减法计数器2.十进制计数器（1）十进制同步计数器十进制同步加法计数器的状态转换图十进制同步加法计数器的逻辑电路（2）十进制异步计数器十进制异步加法计数器的逻辑电路四、寄存器1.基本寄存器4位寄存器74LS1752.移位寄存器（1）单向移位寄存器移位寄存器（2）双向移位寄存器74LS194是由4个RS触发器和一些门电路所构成，每个触发器的输入都是由一个四选一数据选择器给出的。其逻辑符号如图所示。4位双向移位寄存器74LS194五、实训操作1.时序电路如图所示，分析其功能，并绘制出时序图。2.用两片十进制同步计数器74LS160实现一百进制计数器。3.绘制用74LS194组成串行输入转换为并行输出的电路图，并列出状态表。4.下图所示为用4个D触发器构成的四位二进制异步加法计数器，它的连接特点是每个D触发器接成T’触发器，再由低位触发器的Q端与高一位的CP端相连接而组成，计数脉冲只加到最低位的触发器CP0端。课题4

555集成电路及其应用1.掌握555集成电路的特点、原理和作用。2.熟练掌握555集成电路的具体应用。一、555集成电路工作原理和功能1.555定时器的简介555集成时基电路称为集成定时器，是一种数字、模拟混合型的中规模集成电路，应用十分广泛。它是一种可以产生时间延迟和多种脉冲信号的电路，由于内部电压标准使用了3个5kΩ电阻，故取名555电路。其电路类型有双极型和CMOS型两大类，二者结构与工作原理类似。555定时器主要应用在：（1）构成施密特触发器，用于TTL系统的接口，整形电路或脉冲鉴幅等。（2）构成多谐振荡器，组成信号产生电路。（3）构成单稳态触发器，用于定时延时整形及一些定时开关中。2.555定时器的电路结构与工作原理（1）电路的结构555定时器的电路结构（2）电路的工作原理1）输入信号自6脚输入，当输入电压超过参考电平2/3VCC时，触发器复位，555的3脚输出低电平，同时放电管导通。当输入信号自2脚输入并低于1/3VCC时，触发器置位，555的3脚输出高电平，同时放电管截止。2）RD是复位端，当RD=0时，555输出低电平。平时RD端开路或接VCC。3）5脚VC是控制电压端，平时输出2/3VCC作为比较器A1的参考电平，当5脚外接一个输入电压，就改变了比较器的参考电平，从而实现对输出的另一种控制。4）555定时器主要是由电阻、电容构成充放电电路，并由两个比较器来检测电容上的电压，以确定输出电平的高低和放电开关的通断。二、555定时器与触发器的联系1.555定时器构成单稳态触发器由555定时器构成的单稳态触发器电路和波形图2.555定时器接成多谐振荡器多谐振荡器和工作波形3.555定时器在现实生活中的应用实例门控灯开关电路图三、实训操作实训项目：安装调试触摸、声控双功能延时灯电路1.电路原理2.安装调试电路课题5电子线路的调试与检修1.了解电子线路调试前的准备工作。2.熟练掌握电子线路故障检修的方法和技术。一、电子线路调试前的准备工作1.技术文件的准备电路(原理)图、方框图、印制电路板图、调试工艺（参数表和程序）、器件手册或说明书等文件的准备。要求掌握上述各技术文件的内容，了解电路的基本工作原理、主要技术性能指标、各参数的调试方法和步骤等。明确电路调试的目的和要求达到的技术性能指标。2.仪器设备的准备要准备好测量仪器和测试设备，检查是否处于良好的工