微机原理讲义(复习)

《微型计算机技术及应用》主要内容微机原理：冯氏结构（5个部分）接口技术：串行接口8251A

并行接口8255A

中断控制器8259ADMA控制器8237A

定时计数器8253/4A2第1章计算机系统概述

台式个人计算机组成部分是主机和外设。

再进一步细分，它的主机主要由主板、CPU、内存、硬盘、显卡、声卡、网卡、机箱、电源、风扇、光驱、显示器、键盘、鼠标等部分组成。1、台式个人计算机的构成？4内存储器输入设备控制器输出设备运算器2、计算机的组成-冯·诺依曼结构的特点及各部分功能运算器是进行运算的部件。运算包括算术运算和逻辑运算。一般简称ALU。控制器通过对指令的译码，控制自身和其它部分运行。存储器是存储数据和指令的部件。其物理容量(大小)是固定的，以字节为单位(B)。显示器等。输入与输出设备是计算机与外界进行信息交换的场所，它们与计算机通过I/O接口实现信息的交换。数据指令输入接收设备，典型的输入设备是键盘5诺依曼结构特点:串行顺序处理机制

采用二进制采用程序存储方式计算机组成结构:5个部分63、微处理器发展历程8086/80286:16位微处理器80386/486/586/奔腾：32位微处理器74、系统组成与结构——三个层次微处理器内存储器I/O接口电路系统总线硬件系统软件系统微型计算机系统微型计算机外设ALU寄存器控制器键盘、鼠标显示器外存储器：软盘、硬盘、光盘打印机、扫描仪系统软件应用软件地址总线：单向数据总线控制总线85、位（Bit）、字节（Byte）、字（Word）、双字（Doubleword）、四字（Quardword）1bit=1个二进制位1Byte=8bit1Word=2Byte1Doubleword=2Word=4Byte1Quardword=4Word……0110110001111110101011001111000001010011bit(1B)Byte(53H)Word(0F053H)Doubleword(7EACF053H)Quardword低字节高字节高字低字96、算术运算——原码、反码和补码原码

正数的符号位为0，负数的符号位为1，其它位按照一般的方法来表示数的绝对值。反码对于一个带符号的数来说，正数的反码与其原码相同，负数的反码为其原码除符号位以外的各位按位取反。补码

正数的补码与其原码相同，负数的补码为其反码在最低位加1。

10第二章16位和32位微处理器8086的编程Pentium的寄存器Pentium的主要信号及其含义Pentium采用的先进技术Pentium的总线状态和总线周期Pentium的工作方式Pentium的中断技术Pentium的保护技术Pentium系列微处理器的技术发展112.18086CPU的寄存器

128086的逻辑结构13BIU和EU功能小结BIU功能：负责与存储器、I/O端口传送数据，具体动作：1、取指2、执行中访存3、I/O接口通信EU功能：负责执行指令运算结果，具体动作：

1、取指令代码

2、译码

3、在ALU中完成数据的运算

4、运算结果的特征保存在标志寄存器FLAGS中142.280386的逻辑结构80386内部分为三大部分：总线接口部件、中央处理部件和存储器管理部件，而中央处理部件又分成指令预取部件、指令译码部件和指令执行部件三部分。80386处理器具体由6个功能部件组成：指令预取部件指令译码部件指令执行部件分段部件分页部件总线接口部件中央处理部件存储器管理部件1580386的逻辑结构SegmentUnitPagingUnitInstructionDecodeUnitExecutionUnitInstructionPrefetchUnitBusInterfaceUnit中央处理部件存储管理部件总线接口部件重叠执行技术IPU队列有空字节162.3Pentium的逻辑结构包括12个主要部件，核心部件是两个流水线执行部件和浮点处理部件 总线接口部件 U流水线和V流水线 数据Cache 代码Cache

指令预取部件 指令译码器 控制ROM 分支目标缓冲器BTB

控制部件 浮点处理单元FPU

分段部件和分页部件 寄存器组17微处理器从8位到16位——主要是总线的加宽从16位到32位——从体系结构上有了概念性的改革和创新2.4Pentium采用的先进技术汇总Pentium采用的先进技术：先进的体系结构CISC和RISC相结合的技术超标量流水线技术先进的分支预测技术18§2.5Pentium的寄存器基本寄存器组通用寄存器 指令指针寄存器标志寄存器 段寄存器系统寄存器组地址寄存器 控制寄存器调试寄存器 测试寄存器浮点寄存器组数据寄存器 标记字寄存器状态寄存器 控制字寄存器指令指针寄存器 数据指针寄存器供系统程序访问供系统程序和应用程序共同访问供系统程序和应用程序共同访问192.6描述符表三种

全局描述符表GDT

局部描述符表LDT

中断描述符表IDT每个描述符对应一个存储段全局描述符表寄存器GDTR中断描述符表寄存器IDTR局部描述符表寄存器LDTR任务状态寄存器TR20定义：段描述符和段选择子段描述符：为了实现分段管理，把有关段的信息即段基地址、长度、属性全部存放在一个称为段描述符的8个字节长的数据结构中，并把系统中所有的描述符编制成表，以便硬件查找和识别。段选择子长16位。其高13位是描述符索引（Index）。所谓描述符索引是指描述符在描述符表中的序号。段选择子的第2位是引用描述符指示位，标记为TI，TI=0表示从全局描述符表GDT中读取该段的描述符；TI=1表示从局部描述符表LDT中读取该段的描述符。选择子最低两位是请求特权级RPL，用于特权检查。212.7总线状态之间的转换T1状态：探测ADS#信号T2状态：数据准备阶段T12状态：数据流水线传输阶段T2P状态：外设或存储器速度较慢的情况TD状态：读写操作切换的过渡状态TI状态：空闲状态22Pentium的几种总线状态定义T1状态地址和状态信号有效，ADS#信号也有效T2状态数据出现在数据总线上，若BRDY#有效，则当前周期为突发式总线周期，可进行数据传输T12状态流水线式总线周期中特有的状态系统中有两个总线周期并行进行第一个总线周期：进入T2，BRDY#有效(外设准备好)，正在传输数据第二个总线周期：进入T1，ADS#有效232.8Pentium的中断技术涉及几个问题：

①中断是由什么事件引起的？

②如何转到相应的处理程序？

③中断处理结束以后，如何返回原来的程序？④中断处理过程涉及的保护现场和恢复现场。

⑤允许中断和屏蔽中断。

⑥中断嵌套的问题。24第三章指令系统251、段寄存器的使用的约定说明如下：①在各种类型的存储器访问中，其段地址要么由“默认”的段寄存器提供，要么由“指定”的段寄存器提供;②段寄存器DS、ES和SS的内容是用传送指令送入的，但任何传送指令不能向段寄存器CS送数;③表中“段内偏移地址”一栏指明，除了有两种类型访问存贮器是“依寻址方式求得有效地址”外，其它都指明使用一个16位的指针寄存器或变址寄存器。262、FLAGS有效位的含义273、操作数的寻址方式27

操作码操作数,操作数目的操作数源操作数寄存器存储器寄存器存储器立即数1、MOV2、IN/OUT（IN源操作数是端口地址，OUT目的操作数是端口地址）3、LEA4、INC/DEC5、PUSH/POP（压栈顺序是先压高字节后压低字节，弹栈则是先弹低字节后弹高字节）6、……28掌握常用指令和计算有效地址的方法29几点说明：MOV12H，AL ×MOVCS，1000H ×MOVIP，2000H ×MOVAX，IP ×①指令中，立即数不能作为目的操作数，CS、IP和EIP也不能作为目的操作数，即它们的值不能随意修改。同时IP还不能作为源操作数。②两个内存单元之间，以及两个段寄存器之间不能直接传送数据。MOV[BX]，[1000H] ×MOVDS，ES ×③立即数不能直接传送给段寄存器，必须通过寄存器传送给段寄存器。 MOVDS，2000H×要换成： MOVAX，2000H MOVDS，AX（其它寄存器也可）④用EBX、ESI、EDI、BX、SI和DI间接寻址时，默认段寄存器为DS，用EBP、ESP、BP和SP间接寻址时，默认段寄存器为SS。30PUSH/POP指令指令格式：PUSH源POP目的★操作数可以是16位通用寄存器、段寄存器或存储器中的数据，但PUSH中源不能是立即数，POP中CS不能作为目的操作数。PUSH操作过程：先修改SP指针（SP-2→SP），然后把源操作数压入到SP指向的位置，（低位字节→[SP]高位字节→[SP+1]）POP操作过程：先将[SP+1]，[SP]中的内容送到目的操作数，（[SP]→目的低位字节，[SP+1]→目的高位字节）然后再修改SP指针（SP+2→SP）。31堆栈操作指令几点注意①堆栈操作总是按字或者双字进行的。②推入PUSH指令，SP减2或4，低地址低字节，数据在栈顶。弹出指令POP正好相反。③允许PUSHCS，但不允许POPCS。④堆栈的后进先出顺序。32算术运算指令加法指令：ADD/ADC/INC减法指令：SUB/DEC/NEG逻辑运算和位操作指令AND/OR/NOT/XOR33第四章存储器、存储管理和高速缓存技术341、随机存储器RAMSRAM：SRAM的集成度较低、功耗较大、存取速度非常快、价格贵。用于高速数据缓冲器Cache。DRAM：集成度高，运行速度比SRAM慢2-5倍，价格便宜。用于计算机的标准内部存储器。计算机系统中都配置了大容量的DRAM。

352.存储器和CPU的连接考虑1）CPU和存储器的速度匹配问题通过插入等待状态TW解决2）CPU总线的负载能力问题——RAM和ROM直挂CPU，加入PCI总线控制器承担总线驱动功能3）片选信号的产生：

-全译码法

-部分译码法

-线选法

-混合译码法5.1.3363存储器容量的扩充（1）存储器容量的扩充体现在两方面：

数据宽度的扩充

字节数的扩充（2）数据宽度的扩充：当使用的存储器芯片单元数目符合要求，但每单元的位数较少时，需要进行这种扩充。（3）数据宽度扩充的方法各芯片的数据线分别接到数据总线的各位上各芯片的地址线和控制线并接在一起，连到相应的地址总线各位；373存储器的扩充之扩充字节数1、扩充存储器的字节容量：当使用的存储器芯片位数符合要求，但单元数目较少时，需要进行这种扩充。2、扩充存储器的字节容量的方法：将各存储芯片片内地址线AB、数据线DB、数据输出信号OE#并联，接到相应的总线上；将地址线的高位送地址译码器产生片选信号，接各存储芯片的CE端，以选择芯片。38

价格高低容量小大速度快慢4.层次化的总体结构395、逻辑地址转换为线性地址＋＋×8×8表基址表基址描述符地址（8字节）描述符地址（8字节）偏移量（32位）段描述符TI的值对应GDT或者IDT的方法?40分页管理-线性地址转化为物理地址页目录索引也表项索引页目录项低12位补0为页表基址页目录项地址高20位页表项高20位的页码页表项低12位补0为页基址表码补0得32位表基址41Cache系统中主存总是以区块为单位映象到Cache32位微机系统中，区块长度通常为4字节由于Cache中的块比主存中的块要少的多，这就需要有一个算法来确定主存中的块和Cache中块的对应关系，并且Cache中也需要记录它的块正被哪些主存块所占用。目前，有3种映像方式即：全相联映像直接映像组相联映像6、Cache的组织方式第五章微型计算机和外设的数据传输

对输入设备而言，接口的目的是将输入设备送来的信息变换成CPU能接收的格式（信息变换），并将其放在缓冲器中让CPU来接收（缓冲）。

对输出设备而言，接口将CPU送来的数据放到缓冲器中（缓冲），并将它变成外部设备所需要的信息形式（信息变换）。

1/外部设备功能多种多样，原理各不相同，而存储器功能单一2/外部设备的信息既有数字式，又有模拟式，需要A/D或者D/A接口转换3/多个外设共享总线，信息有串行和并行，而CPU只能接收和发送并行信息4/外设速度低且各不相同，需要接口电路对I/O过程实现缓冲和联络1、为什么需要I/O接口（电路）？2、接口的8大功能1/2/3/4/5、、、、453CPU和外设之间的数据传送方式及使用场合数据传送控制方式主要有三种：程序方式无条件传送查询式传送中断方式DMA方式4.中断优先级问题的解决(1)解决中断优先级的三种办法：软件查询方式简单硬件方式——菊花链法专用硬件方式——可编程的中断控制器

5、DMA方式1.DMA传送方式的提出2.DMA控制器的功能和DMA传送步骤3.DMA控制器的工作特点第6章串并行通信

和接口技术1串行通信的概念、特点和使用场合串行通信：将数据分解成二进制位用一条信号线，一位一位顺序传送的方式。在传输过程中，每一位数据占据一个固定的时间长度。特点：数据的各位依次由源到达目的地→慢数据线少、抗干扰能力强→远程,费用低串行通信适于长距离、中低速通信1.1按传输方式分：全双工、半双工、单工1.2按时钟定时分：同步、异步同步字符字符1字符2……字符n校验字符数据块2串行接口8251A的结构图

可编程串行接口的典型结构3.8251A的发送和接收异步接收方式：将RXD线上的低电平作为起始位，并开始计数。当计数到半位的传输时间，再次检测RXD，若仍未低电平，则确认收到有效起始位异步发送方式：当控制寄存器中发送允许位TXEN位为1且CTS#有效，则开始发送同步接收方式：8251A先搜索同步字符，内同步（单同步/双同步字符），比较移位寄存器中的同步字符；外同步（同步输入端SYNDET加一高电位实现同步）。同步发送方式:当控制寄存器中TXEN位为1且CTS#有效，则开始发送。先传送同步字符，后传送数据块。1.方式寄存器的格式48251A的寄存器及其初始化流程2.控制寄存器的格式3.状态寄存器的格式并行通信：把一个字符的各位用几条线同时进行传输的一种通信方式。例如一组8位数据或16位数据的同时传入或传出。并行通信的优点是传输速度快，信息率高；缺点是电缆耗损高。并行通信适用于数据传输率较高、传输距离较短的场合。适合场合：

（1）外部设备与微机之间进行近距离、大量和快速的信息交换例如：微机与并行接口打印机、磁盘驱动器（2）微机系统中最基本的信息交换方法例如：系统板上各部件之间，接口电路板上各部件之间5并行通信的定义、特点及使用场合6、8255A的内部结构和外部信号1.数据端口A、B、C

8255A的三个数据端口都是8位的，而各有特点。(1)端口A

是一个独立的8位数据I/O口，它的内部有对数据输入/输出的锁存功能。(2)端口B

是一个独立的8位数据I/O口，对输入的数据不锁存，仅对输出的数据锁存。7、8255A的工作方式57方式0：基本输入输出方式（三个端口都可作为独立的输入或输出口，各端口间没有必然的关系。）方式1：选通的输入输出方式（端口A和端口B可以分别作为输入端口或输出端口，C配合A/B）方式2：双向传输方式（只适用于端口A，相当于双向的方式1传输。）第七章中断控制器588086/8088的中断系统非屏蔽中断源中断逻辑INTO指令单步中断除法错误INTN指令CPUINTRNMI可屏蔽中断源8259A中断控制器IR0IR1IR2IR3IR4IR5IR6IR7外设中断源

INTA中断需要解决的问题中断源的识别系统有多个中断请求，CPU如何识别哪个中断源发出的请求？办法1：向量中断（硬件）办法2：中断查询（软/硬件结合）中断优先级——有多个中断同时请求，CPU如何应对？办法1：软件查询方式办法2：简单硬件方式——菊花链法办法3：专用硬件方式中断嵌套中断处理过程中，又有中断提出请求，怎么办？办法1：链式优先权排队电路办法2：优先权编码电路8259A的内部结构与外部引脚信号控制逻辑中断服务寄存器ISR优先权电路PR中断请求寄存器IRR中断屏蔽寄存器IMR读写控制逻辑级联缓冲比较器数据总线缓冲器D0~D7A0CAS0CAS1CAS2INTIR0IR1IR7…8259A内部逻辑框图8259A外部引脚信号8259A的工作过程外部中断请求IRR接收，对应位置1，锁存。IMR对应位＝0IMR对应位＝1，屏蔽。PR裁决与ISR中对应位比较优先级高优先级低INT＝1IF＝0IF＝1CPU往INTA发两个负脉冲第一个负脉冲第二个负脉冲1）IRR锁存失效，不接收中断请求信号；2）ISR对应位置1；3）IRR相应位清0。1）8259A发中断类型码；2）中断自动结束方式下，

ISR对应位清0。8259A的工作过程8259A的工作方式

设置优先级的方式屏蔽中断源的方式结束中断处理的方式连接系统总线的方式确定中断类型码的方式

8259A的初始化命令字ICW8259A在开始工作前必须写入初始化命令字，ICW1写入偶地址端口，其余写入奇地址端口。初始化命令字ICW最多可以有4个：ICW1～ICW4必须按照以上顺序依次写入其中ICW1

和ICW2是必须的ICW3和ICW4是否需要，由具体的工作方式决定8259A的初始化命令字ICW1~4和操作控制字OCW1~3功能小结ICW1~4设置必须按次序ICW1（A0=0）

:ICW1主要用于设置工作方式，完成功能：规定了单片／多片、触发方式及是否使用ICW4；ICW2（A0=1）设置中断类型码；ICW3

（A0=1）级联方式时用于设置主从片；ICW4（A0=1）

设置8259A的工作方式，总线连接、结束方式及嵌套。OCW1:A0=1;OCW2,OCW3A0=0，设置次序没有规定先后。OCW1用于设置中断屏蔽操作命令字；OCW2用于设置优先级循环方式和中断结束方式（D4D3=00）；OCW3的功能有三个方面：设置和撤消特殊屏蔽方式、设置中断查询方式以及设置对8259A内部寄存器的读出（D4D3=01）。第八章DMA控制器66

DMA控制器的6大功能： 向CPU发总线请求信号

实行对三大总线的控制

修改所用的存储器或接口的地址指针

发RW控制信号

字节计数器（存放数据长度直至为0）

交还总线控制权DMA控制器的功能有哪些？DMA的传送过程分5个阶段：1、初始化阶段（

要传送的数据字节数、数据在存储器中的起始地址、传送方向DMAC的通道号）2、申请阶段（DREQ、HRQ）3、响应阶段（HLDA）4、数据传送阶段（DACK）5、传送结束阶段（EOP）68DMA控制器的2种状态：主动模式和被动模式8237A的逻辑结构：10种不同类型的寄存器，常用的控制寄存器、状态寄存器、字节计数器、地址寄存器8237A有4个通道，CR/SR共用，字节计数器、地址寄存器每个通道独有69DMA控制器8237A的特点单字节传输方式每传送一个字节，字节计数器减1，地址寄存器加1或减1，8237A释放系统总线；